JPH0623977B2 - ベクトル処理装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ベクトル処理装置に関する。

〔発明の背景〕

従来のベクトル処理装置では、処理速度を上げる為に、
ベクトル演算器や主記憶装置とベクトルレジスタ間のデ
ータ転送を司さどるデータ転送回路を複数個有する。

しかし、実際のベクトル処理を構成するベクトル命令群
においては、同時に実行できるベクトル命令の数が少な
く、これら複数のベクトル演算器やデータ転送回路を同
時に使用できず、ベクトル演算器の使用効率が低く、処
理の高速化が期待できない欠点がある。なお従来例とし
て特開昭58-114274号記載のベクトル処理装置がある。

〔発明の目的〕

本発明の目的は、ベクトル演算器やデータ転送回路の使
用効率を高め、処理の高速化を図り、またベクトル演算
器やデータ転送回路の増設時の管理も容易なベクトル処
理装置を提供することにある。

〔発明の概要〕

本発明では、複数のベクトルレジスタと複数のベクトル
演算器と複数のデータ転送回路とを備えるベクトル処理
装置において、複数のベクトルレジスタと少なくとも１
つのベクトル演算器と少なくとも１つのデータ転送回路
を含むベクトル演算処理ユニットを複数用意し、１つの
ベクトル命令を実行するに際し、各ベクトル演算処理ユ
ニット毎に処理すべきベクトル要素数を指示し、全体と
して本来処理すべき要素の数だけベクトル処理を行うこ
とを可能としたものである。

また、各ベクトル演算処理ユニットのデータ転送回路、
ベクトルレジスタ、およびベクトル演算器を、他のベク
トル演算処理ユニットのデータ転送回路、ベクトルレジ
スタ、およびベクトル演算器に夫々対応付け、各ベクト
ル演算処理ユニット内の、データ転送回路を１つづつ含
む複数のベクトルレジスタ群、ベクトル演算器を１つづ
つ含む複数のベクトル演算器群、データ転送回路を１つ
づつ含む複数のデータ転送回路群を構成し、この群単位
で、ベクトル命令に対して行う要素並列演算に必要なベ
クトルレジスタ、ベクトル演算器、データ転送回路を選
ぶようにし、ベクトル演算処理ユニット単位での増設を
容易にしたものである。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は、本発明のベクトル処理装置の一実施例を示す
全体の構成図であり、１は主記憶装置、２は記憶制御ユ
ニット、３はスカラー演算処理ユニット、４〜７はそれ
ぞれベクトル演算処理ユニット、８はベクトル演算処理
ユニット４〜７の動作を制御するベクトル演算制御ユニ
ットである。スカラー演算処理ユニット３は、この分野
でよく知られた通常の演算処理機能を備えたものであ
る。ベクトル演算処理ユニット４〜７の各々は、複数の
ベクトルレジスタ９，１つ又は複数のベクトル演算器1
0，記憶装置制御ユニット２を介して主記憶装置１との
間でデータの転送を行なうデータ転送回路11〜13，ベク
トルレジスタ９とベクトル演算器10あるいはデータ転送
回路11〜13との間のデータパスを形成する接続パス選択
回路24,25，これらの要素と接続されベクトル演算処理
ユニット全体の動作を制御する命令実行制御部15を含ん
でいる。

図では、ベクトル演算処理ユニット４のみ詳しく示して
あるが、他のベクトル演算処理ユニット５〜７も同じ構
成である。

なお、データ転送回路11と12はフエッチ用、データ転送
回路13はストア用である。また、接続パス選択回路24,2
5は図ではベクトル演算処理ユニット毎に独立している
が、全てのベクトル演算処理ユニット間を接続してあっ
てもよい。

第１図のシステムでは、スカラー演算処理ユニット３が
あるタスクを処理していて、その途中でベクトル処理を
行なわなければならなくなった場合、それをベクトル演
算制御ユニット８を介してベクトル演算処理ユニット４
〜７に処理させるようになっている。

スカラー演算処理ユニット３で次のプログラムが実行さ
れる場合を考えてみる。

ＤＯ 10 Ｉ＝１，100 10 Ａ(1)＝Ｂ(1)＋Ｃ(1) これは機械語では、以下のように１つのＬＩＮ（Load I
nclement）命令と３つのＬＭＡ（Load Multiple Addres
s）命令と１つのEXVP（Execute Vector Processor）命
令に展開され、スカラー演算処理ユニット３でそれぞれ
実行される。

LININR0，INR2，INR4 ：インクレメントレジスタINR0，INR2，INR4にそれぞれ
定数をセットすることを指令（インクレメントレジスタ
は後述するようにベクトル演算制御ユニット８の中に用
意される。） LMA VAR0 ：行列Ａの先頭アドレスをベクトルアドレスレジスタVA
R0にセットすることを指令。

（ベクトルアドレスレジスタは後述するようにベクトル
演算制御ユニット８の中に用意される。） LMA VAR2 ：行列Ｂの先頭アドレスをベクトルアドレスレジスタVA
R2にセットすることを指令。

LMA VAR4 ：行列Ｃの先頭アドレスをベクトルアドレスレジスタVA
R4にセットすることを指令。

ＥＸＶＰ Ｘ ：処理すべきベクトル要素数はＬであることを指令する
とともに、主記憶装置１のアドレスＸを先頭アドレスと
して、そこからベクトル命令列を読出してそれをベクト
ル演算制御ユニット８に送出することを指令。

上記のLIN，LMA命令により、行列Ａ，Ｂ，Ｃに関するア
ドレス制御データがベクトル演算制御ユニット８内のベ
クトルアドレスレジスタとインクレメントレジスタの中
にセットされ、またEXVP命令によりベクトル命令列の読
出しが行なわれる。このベクトル命令列は、以下のよう
に、２つのLVR（Load Vector Register）命令と１つのV
EA（Vector Elementwise Add）命令と１つのSTVR（Stor
e Vector Register）命令とからなっている。

LVR VR2，VAR2，INR2 ：ベクトルアドレスレジスタVAR2とインクレメントレジ
スタINR2にそれぞれセットされた行列Ｂの先頭アドレス
と定数とに基づいて主記憶装置１のアドレスを作成し、
そこから行列Ｂのデータを読出し、それをベクトルレジ
スタVR2にセットすることを指令。

なお、前記定数はアドレスの増分値として使用されるも
のであり、以下同様とする。

LVR VR4，VAR4，INR4 ：ベクトルアドレスレジスタVAR4とインクレメントレジ
スタINR4にそれぞれセットされた行列Ｃの先頭アドレス
と定数とに基づいて主記憶装置１のアドレスを作成し、
そこから行列Ｃのデータを読出し、それをベクトルレジ
スタVR4にセットすることを指令。

VEA VR6，VR2，VR4 ：ベクトルレジスタVR2とVR4からそれぞれ行列ＢとＣを
読出し、両者の加算を行なって結果をベクトルレジスタ
VR6にセットすることを指令。

STVR VR6，VAR0，INR0 ：ベクトルレジスタVR6からデータを読出し、それをベ
クトルアドレスレジスタVAR0とインクレメントレジスタ
INR0にそれぞれセットされた行列Ａの先頭アドレスと定
数に基づいて作成した主記憶装置１のアドレスに書込む
ことを指令。

これらベクトル命令は、それぞれベクトル演算制御ユニ
ット８内のベクトル命令バッファ16に送出される。

また、ベクトル処理要素数Ｌはベクトル演算制御ユニッ
ト８内のベクトル長レジスタ17に送出される。

第２図は、ベクトル演算制御ユニット８とベクトル演算
処理ユニットの中のデータ転送回路の詳細を示すブロッ
ク図である。ベクトル演算制御ユニット８の動作を第１
図と第２図に基づいて説明する。

上記のようにして、スカラー演算処理ユニット３からベ
クトル命令が入力されたベクトル命令バッファ16に対
し、命令実行判定回路18は、その先頭取出し位置から１
つのベクトル命令を取出し、それが実行可能かどうかを
判定する。

すなわち、表示回路19は、ベクトル演算処理ユニット４
〜７に対し、共通に設けられているもので、その中のベ
クトルレジスタ９、ベクトル演算器10，データ転送回路
11〜13の各々に対応して１個ずつの表示子を備え、それ
らが使用中であるかどうかを表示する。

例えばベクトルレジスタVR1に対応する表示子は、ベク
トル演算処理ユニット４〜７の各々に対応して設けられ
ているのではなく、１個だけ設けられている。他のもの
についても同様である。

命令実行判定回路18は、これら表示子を参照することに
より、取出したベクトル命令で指定されたベクトルレジ
スタ９やそのベクトル命令で指定された演算を行なうた
めのベクトル演算器10等が空いているかどうかを調べ、
必要なものが全て空いていることを検出すると、そのベ
クトル命令は実行可能であると判定する。そしてその場
合には、そのベクトル命令で使用するベクトルレジスタ
９，ベクトル演算器10，データ転送回路11〜13に対応す
る表示子を、それらが使用中を表示するようにセット
し、そのベクトル命令を命令レジスタ20に送出するとと
もに起動制御回路21に起動信号22を送出する。

第２図のベクトル命令バッファ16には、スカラー演算処
理ユニット３から送出される１つのベクトル命令のフォ
ーマットを示してある。

また、第２図の命令レジスタ20には、命令実行判定回路
18から送出される１つのベクトル命令のフォーマットを
示してある。

これにおいて、ＯＰは演算の種類を表わすオペレーショ
ンコード、VRN1〜３はベクトルレジスタを指定するベク
トルレジスタ指定部、VARNはベクトルアドレスレジスタ
を指定するベクトルアドレスレジスタ指定部、INRNはイ
ンクレメントレジスタを指定するインクレメントレジス
タ指定部である。

なお、ベクトル命令によっては、ベクトルアドレスレジ
スタ等を使用しないもの（例えば前記VEA命令）があ
り、その場合には、該当の指定部は存在しない。

以下、説明の都合上、特に説明のない限り、VRN1〜３は
全て存在するものとして扱う。

命令レジスタ20の中のOP、VRN1〜３、VARN、INRNはベク
トル命令バッファ16から送出されたものを命令実行判定
回路18がそのまま出力したものである。ALNとTRNは、共
に命令実行判定回路18で新たに付加されたもので、この
回路で新たに使用中とした表示子に対応するベクトル演
算器やデータ転送回路を指定する演算器指定部、データ
転送回路指定部である。

ここで説明するベクトル処理装置は、１つのベクトル命
令をベクトル要素番号に注目して、４個のベクトル演算
処理ユニットで以下の様に分割して処理する。

即ち、ベクトル要素番号をとすると、 ベクトル要素 ベクトル演算処理ユニット ＝０，４，８…… ４ ＝１，５，９…… ５ ＝２，６，10…… ６ ＝３，７，11…… ７ という具合に分担するものである。

命令レジスタ20のVARNとINRN以外の部分は各ベクトル演
算処理ユニット４〜７の中の命令実行制御部15に送出さ
れる。命令実行制御部15の各々は、起動制御回路21から
ユニット起動信号23を受けると、命令レジスタ20から受
取った情報に基づき、そのベクトル演算処理ユニットに
ベクトル処理動作を行なわせる。

各命令実行制御部15は、実行すべきベクトル命令がLVR
命令やSTVR命令のようにベクトルレジスタ９とデータ転
送回路を使用するベクトル命令の場合には、VRN1〜３の
うちのいずれか（LVR命令やSTVR命令では１つのベクト
ルレジスタだけが使用され、ここではそれをVRN1で指定
するものとする）及びTRNを接続パス選択回路24あるい
は25に送出する。この時、接続パス選択回路24あるいは
25は、VRN1によって指定されるベクトルレジスタ９とＴ
ＲＮで指定されるデータ転送回路との間の接続パスを選
択し、それを活性化する。そして各命令実行制御部15
は、命令レジスタ20の中のVARNとINRNに基づいて、複数
のベクトルアドレスレジスタ27のうちの１つ及び複数の
インクレメントレジスタ28のうちの１つから、それぞれ
内容を読出させる。

ＴＲＮで指定されたデータ転送回路（以下、これをデー
タ転送回路11として説明する）は、ベクトルアドレスレ
ジスタ27から読出した内容をセレクタ29，レジスタ30を
介して、アクセスアドレスとして記憶制御ユニット２に
送出する。

一方、その間に、インクレメントレジスタ28から読出し
た内容を４倍回路31とレジスタ32を介して加算回路33に
入力し、レジスタ30の内容との和を求める。そしてこの
結果をセレクタ29を介してレジスタ30にセットする。

この新しい内容は前と同様にして、アクセスアドレスと
して記憶制御ユニット２に送出する。以下、同様の動作
を繰り返す。

また、ベクトル演算処理ユニット５の中のデータ転送回
路11は、ベクトルアドレスレジスタ27から読出した内容
とインクレメントレジスタ28から読出した内容の和を加
算回路34で求め、それをセレクタ29，レジスタ30を介し
てアクセスアドレスとして記憶制御ユニット２に送出す
る。

一方、その間に、インクレメントレジスタ28から読出し
た内容を４倍回路31とレジスタ32を介して加算回路33に
入力し、レジスタ30の内容との和を求める。そしてこの
結果をセレクタ29を介してレジスタ30にセットする。こ
の新らしい内容は前と同様にしてアクセスアドレスとし
て記憶制御ユニット２に送出する。以下、同様の動作を
繰り返す。

また、ベクトル演算処理ユニット６の中のデータ転送回
路11の場合は、加算回路34に対応する加算回路35の入力
が、インクレメントレジスタ28から読出した内容を２倍
回路36を介したものとなっている点が前記と異なってい
るだけである。

また、ベクトル演算処理ユニット７の中のデータ転送回
路11の場合は、加算回路34に対応する加算回路37の入力
が、インクレメントレジスタ28から読出した内容を３倍
回路38を介したものとなっている点が前記と異なってい
るだけである。

なお、加算回路34,35,37，２倍回路36，３倍回路38，４
倍回路31から成るアドレス演算回路26は、図ではデータ
転送回路11用に用意された１つしか示していないが、こ
れは他のデータ転送回路12や13にも用意されているもの
とする。

従って、TRNで指定されるデータ転送回路が12や13の場
合には命令実行制御部15はそれに対応したアドレス演算
回路に信号を送り、それを動作させる。

各ベクトル演算処理ユニット４〜７の中のデータ転送回
路11から記憶制御ユニット２に送出されたアクセスアド
レスは、主記憶装置１に与えられる。ＴＲＮで指定され
たデータ転送回路がフェッチ用の11あるいは12であれは
主記憶装置１からの読出しデータが信号線39を介してデ
ータ転送回路11あるいは12に送出され、しかる後、接続
パス選択回路24を介してVRN1で指定されたベクトルレジ
スタ９にロードされる。また、ＴＲＮで指定されたデー
タ転送回路がストア用の13であれば、VRN1で指定された
ベクトルレジスタ９からの読出しデータが接続パス選択
回路25を介してデータ転送回路13に送出されしかる後、
信号線40と記憶制御ユニット２を介して主記録装置１に
書込される。

各命令実行制御部15は、実行すべきベクトル命令がVEA
命令のようにベクトルレジスタ９とベクトル演算器10を
使用するベクトル命令の場合には、VRN1３及びALNを接
続パス選択回路24,25に送出する。この時、接続パス選
択回路24と25は、VRN1〜３によって指示される３つのベ
クトルレジスタ９とALNで指示される１つのベクトル演
算器10との間の接続パスを選択し、それを活性化する。
この後、選択した２つのベクトルレジスタ９からデータ
が読出され、選択したベクトル演算器10によって演算が
行なわれ、結果が選択した１つのベクトルレジスタ９に
書込まれる。

以上のように、１つのベクトル命令が４つのベクトル演
算処理ユニット４〜７で分割して処理される。

すなわち、ベクトル演算処理ユニット４〜７はそれぞれ
Ｌ要素のうちのＭＯＤ４＝０，ＭＯＤ４＝１，Ｍ
ＯＤ４＝２，ＭＯＤ４＝３なる要素を分担する。

接続パス選択回路24と25は、それぞれ同時に複数の接続
パスを活性化できる。これによって命令実行制御部15
は、指定されたベクトルレジスタ９やベクトル演算器10
やデータ転送回路11〜13が空いていれば、命令レジスタ
20から与えられたベクトル命令の実行を次々と開始し、
複数のベクトル命令を同時に実行することができる。

次に、各ベクトル演算処理ユニット４〜７で処理するベ
クトル要素数の制御について第３図を用いて説明する。

各ベクトル演算処理ユニット４〜７の中の命令実行制御
部15の中には、その中のベクトルレジスタ、ベクトル演
算器、データ転送回路の各々に対応して１個ずつのカウ
ンタが用意される。実行すべきベクトル命令がベクトル
レジスタとデータ転送回路を使用するLVRやSTVR命令の
場合に、VRN1とTRNで指定されたベクトルレジスタとデ
ータ転送回路に対応するカウンタ，及び実行すべきベク
トル命令がベクトルレジスタとベクトル演算器を使用す
るVEA命令の場合に、VRN1〜３とALNで指定されたベクト
ルレジスタとベクトル演算器に対応するカウンタの動作
は以下の通りである。

なお、第３図では前記の如きカウンタの１つを41として
示してあるが、他のカウンタについても同様である。

スカラー演算処理ユニット３から与えられ、ベクトル長
レジスタ17にセットされたベクトル要素数Ｌを表わすデ
ータの下２ビットを除く部分はそのまま補正回路42を介
してカウンタ41にセットされる。ベクトル長レジスタ17
の下２ビットが“00”の場合は、補正回路42から何ら出
力は発生しない。もし、“01”ならば、ベクトル演算処
理ユニット４のカウンタ41へ補正回路42の中のオアゲー
ト43から出力が発せられる。

また、“01”ならば、ベクトル演算処理ユニット４と５
のカウンタ41へ補正回路42の中のオアゲート43と出力線
44から出力が発せられる。

また“11”ならば、ベクトル演算処理ユニット４，５，
６のカウンタ41へ補正回路42の中のオアゲート43と出力
線44とアンドゲート45から出力が発せられる。各ベクト
ル演算処理ユニット４〜７の中のカウンタ41は、補正回
路42から出力が発せられると、その値に＋１するように
なっている。

ベクトル命令がベクトル演算処理ユニット４〜７の各々
で実行される時、前記のようにしてセットされたカウン
タ41の値は、ベクトル要素を１個処理する毎に−１され
る。そして０になったら信号線46に出力を発する。各信
号線46の出力はベクトル演算制御ユニット８内の優先順
位回路47を介してカウンタ48に送出される。優先順位回
路47とカウンタ48と最終値レジスタ49はベクトル演算処
理ユニット４〜７に対し共通に設けられているもので、
その中のベクトルレジスタ９，ベクトル演算器10，デー
タ転送回路11〜13の各々に対応して１個ずつ用意されて
いる。

なお、最終値レジスタ49は起動信号22が出力されると４
にセットされる。優先順位回路47は複数の信号線47に同
時に出力が現われない時は、それぞれ出力をそのままカ
ウンタ48に与え、同時に出力が現われた時は、それらを
１クロック時間ずつずらせてカウンタ48に与えるもので
ある。カウンタ48は優先順位回路47からの出力をカウン
トし、そのカウント値が最終値レジスタ49と等しくなる
と比較回路50が出力を発する。表示回路19は、比較回路
50からの出力に基づいて、それに対応するベクトルレジ
スタ，ベクトル演算器，データ転送回路の表示子を、空
きを表示するようにリセットする。

ベクトル長レジスタ17にセットされるベクトル要素数Ｌ
としては、４未満の場合もある。そのため、必要なだけ
のベクトル演算処理ユニットを起動するための起動制御
回路21がベクトル演算制御ユニット８の中に用意され
る。

以下、これについて第３図を用いて説明する。

ベクトル要素数Ｌが４以上の場合には、命令実行判定回
路18から起動信号22が出力されると、起動制御回路21か
ら全てのベクトル演算処理ユニット４〜７に対し、ユニ
ット起動信号23が出力される。

また、前記したように最終値レジスタ49が４にセットさ
れる。Ｌが１の場合は、起動制御回路21の中の１検出回
路51から出力が発せられるため、オアゲート52,53，ア
ンドゲート54,55,56の働きによりベクトル演算処理ユニ
ット５，６，７へのユニット起動信号23は阻止される。
Ｌが２の場合は、２検出回路57から出力が発せられるた
め、オアゲート52,53，アンドゲート55,56の働きにより
ベクトル演算処理ユニット６，７へのユニット起動信号
23は阻止される。Ｌが３の場合は、３検出回路58から出
力が発せられるため、オアゲート53，アンドゲート56の
働きによりベクトル演算処理ユニット７へのユニット起
動信号23は阻止される。

なお、Ｌが４未満の場合には、起動するベクトル演算処
理ユニットの数が最終値レジスタ49に設定される。この
場合、最終値レジスタ49にセットするデータは、例えば
各ベクトル演算処理ユニットに送出されるユニット起動
信号23を優先順位回路47と同じ回路を介してカウントす
れば得られる。

以上は、１つのベクトル命令を４個のベクトル演算処理
ユニットで分割処理する場合の例だが、必要により１〜
４個のベクトル演算処理ユニットで処置するよう、任意
に切換えられるように構成してもよい。

例えば、内積や総和を求めるベクトル命令や１次巡回演
算を行なうベクトル命令の場合には、１つのベクトル演
算処理ユニットで処理させる必要がある。

上記のように１〜４個のベクトル演算処理ユニットで処
理するよう、任意に切換えられるようにするための構成
は、例えば次のようにすればよい。

第３図において、起動制御回路21の中のアンドゲート54
〜56のそれぞれの出力側にゲートを設ける。ベクトル演
算処理ユニット４だけに処理させる場合は、アンドゲー
ト54〜56の出力を禁止し、ベクトル演算処理ユニット４
と５だけに処理させる場合は、アンドゲート55と56の出
力を禁止する。

また、補正回路42については、ベクトル長レジスタ17の
全ビットをベクトル演算処理ユニット４だけに与える経
路や、下１ビットを除いた部分をベクトル演算処理ユニ
ット４と５に与えるとともに下１ビットが“１”の場合
にはベクトル演算処理ユニット４のカウンタ41に＋１を
行なわせる経路等を設け、これらの経路を選択できるよ
うに構成する。

前者の経路を選択した場合には、ベクトル演算処理ユニ
ット４で全てのベクトル要素が処理され、後者の場合に
はベクトル演算処理ユニット４と５で分割処理される。

また、ベクトル演算処理ユニット４だけに処理させる場
合には、第２図において、ベクトル演算処理ユニット４
の中のデータ転送回路内のレジスタ32には、インクレメ
ントレジスタ28から読み出した値そのものが初期設定さ
れるように、またベクトル演算処理ユニット４，５だけ
に処理させる場合には、それらの中のデータ転送回路内
のレジスタ32には、インクレメントレジスタ28から読み
出した値を２倍した値が初期設定されるように、アドレ
ス演算回路26を構成する。

なお前者の場合、最終値レジスタ49にセットする値は、
起動するベクトル演算ユニットの数に等しく設定する必
要があることは言うまでもない。

〔発明の効果〕

本発明によれば、１つのベクトル命令を複数のベクトル
演算処理ユニットで分割して処理する為ベクトル演算器
やデータ転送回路の使用効率を高めることができるの
で、処理の高速化が可能となる。

また、ベクトル命令を実行する並列度を増やすためにベ
クトル演算処理ユニットを増設する場合、増設したベク
トル演算処理ユニット内の各ベクトルレジスタ、各ベク
トル演算器および各データ転送回路を、増設前の各ベク
トルレジスタ群、各ベクトル演算器群および各データ転
送回路群へ対応付け、新たな各ベクトルレジスタ群、各
ベクトル演算器群および各データ転送回路群を構成する
と、その後は、表示回路およびリセット手段により、ベ
クトル演算処理ユニットの増設の前後に関係無く、群単
位でベクトルレジスタ、ベクトル演算器およびデータ転
送回路の使用の有無を管理できる。すなわち、各ベクト
ルレジスタ、各ベクトル演算器および各データ転送回路
の使用の有無を、群という統一した単位で管理している
ため、ベクトル演算処理ユニット単位での増設が容易で
あり、ベクトル処理装置のエンハンスが簡単にできる。

【図面の簡単な説明】

第１図は本発明のベクトル処理装置の一実施例を示す全
体の構成図、第２図は第１図の中のベクトル演算制御ユ
ニットとベクトル演算処理ユニットの中のデータ転送回
路の詳細を示すブロック図、第３図は第１図のベクトル
演算制御ユニットとベクトル演算処理ユニットの中の命
令実行部の詳細を示すブロック図である。 図において １……主記憶装置、 ２……記憶制御ユニット、 ３……スカラー演算処理ユニット、 ４〜７……ベクトル演算処理ユニット、 ８……ベクトル演算制御ユニット、 ９……ベクトルレジスタ、 10……ベクトル演算器、 11〜13……データ転送回路、 15……命令実行制御部、 17……ベクトル長レジスタ、 18……命令実行判定回路、 21……起動制御回路、 26……アドレス演算回路、 41,48……カウンタ、 42……補正回路、 49……最終値レジスタ、 50……比較回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】主記憶装置と記憶制御ユニットを介してデ
   ータのやり取りを行なうスカラー演算処理ユニットと、 複数のベクトルレジスタ、前記ベクトルレジスタからデ
   ータを受け取り、演算結果を前記ベクトルレジスタへ送
   出する複数のベクトル演算器、および前記記憶制御ユニ
   ットを介して前記主記憶装置と前記ベクトルレジスタ間
   のデータ転送を行なう複数のデータ転送回路とを含むベ
   クトル演算処理ユニットを複数有し、 各ベクトル演算処理ユニットのベクトルレジスタ、ベク
   トル演算器、およびデータ転送回路は、他のベクトル演
   算処理ユニットのベクトルレジスタ、ベクトル演算器、
   データ転送回路にそれぞれ対応付けられて、前記各ベク
   トル演算処理ユニット内の、前記ベクトルレジスタを１
   つづつ含む複数のベクトルレジスタ群、前記ベクトル演
   算器を１つづつ含む複数のベクトル演算器群、および前
   記データ転送回路を１つづつ含む複数のデータ転送回路
   群を構成しており、 更に、前記複数のベクトルレジスタ群、前記複数のベク
   トル演算器群、および前記複数のデータ転送回路群のそ
   れぞれに対し使用中か未使用かを表示する表示回路と、 前記スカラー演算処理ユニットから受け取ったベクトル
   命令に対して、要素並列演算を行うのに必要なベクトル
   レジスタ群、ベクトル演算器群、およびデータ転送回路
   群を、前記表示回路の未使用中表示の前記複数のベクト
   ルレジスタ群、前記複数のベクトル演算器群、および前
   記複数のデータ転送回路群から選択し、前記選択したベ
   クトルレジスタ群、ベクトル演算器群、およびデータ転
   送回路群に対応する前記表示回路を使用中にし、更に前
   記選択した群に属するベクトルレジスタ、ベクトル演算
   器、およびデータ転送回路の使用を各ベクトル演算処理
   ユニットへ通知すると共に、前記ベクトル命令を各ベク
   トル演算処理ユニットへ通知する命令実行判定回路と、 前記スカラー演算処理ユニットからのベクトル命令で指
   定されるベクトル長から、各ベクトル演算処理ユニット
   で処理するベクトル要素処理数を決定し前記複数個のベ
   クトル演算処理ユニットへ通知するベクトル長決定回路
   と、 前記使用を通知された前記ベクトルレジスタ、前記ベク
   トル演算器、及び前記データ転送回路を動作させながら
   前記通知された前記ベクトル命令を実行し、かつ、前記
   通知された前記ベクトル要素処理数分のベクトル要素の
   実行終了時に、前記使用を通知された前記ベクトルレジ
   スタ、前記ベクトル演算器、及び前記データ転送回路の
   実行終了を表示リセット部へ通知する前記複数のベクト
   ル演算処理ユニット内のそれぞれに設けられる命令実行
   制御部と、 各群に属する全てのベクトルレジスタ、ベクトル演算
   器、および、データ転送回路についての終了通知を受け
   た場合に、その群に対応する表示回路内の表示を未使用
   にリセットする手段とを有することを特徴とするベクト
   ル処理装置。