JPH0221809Y2 - - Google Patents
Info
- Publication number
- JPH0221809Y2 JPH0221809Y2 JP20222882U JP20222882U JPH0221809Y2 JP H0221809 Y2 JPH0221809 Y2 JP H0221809Y2 JP 20222882 U JP20222882 U JP 20222882U JP 20222882 U JP20222882 U JP 20222882U JP H0221809 Y2 JPH0221809 Y2 JP H0221809Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- circuit
- holding
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002265 prevention Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、互に逆相として変化する二つのパル
ス信号に欠落または波形の乱れを生じた場合、こ
れらの部分が送出されるのを阻止するために使用
される回路に関するものである。
ス信号に欠落または波形の乱れを生じた場合、こ
れらの部分が送出されるのを阻止するために使用
される回路に関するものである。
第１図は、プロセス計測等に使用される流量計
等の出力回路を示すブロツク図であり、波形整形
回路WFの共通端子Ｃと両入力端子IN1，IN2との
間へ、各個に常開接点Ａおよび常閉接点Ｂを接続
のうえ、測定流量等に応じて両接点Ａ，Ｂを同時
に駆動し、互に逆相として変化する二つのパルス
信号を発生してから、波形整形回路WFにより波
形整形および雑音成分除去等を行ない、第１およ
び第２のパルス信号S1，S2として送出するものと
なつている。
等の出力回路を示すブロツク図であり、波形整形
回路WFの共通端子Ｃと両入力端子IN1，IN2との
間へ、各個に常開接点Ａおよび常閉接点Ｂを接続
のうえ、測定流量等に応じて両接点Ａ，Ｂを同時
に駆動し、互に逆相として変化する二つのパルス
信号を発生してから、波形整形回路WFにより波
形整形および雑音成分除去等を行ない、第１およ
び第２のパルス信号S1，S2として送出するものと
なつている。
しかし、両接点Ａ，Ｂのいずれか一方または双
方の接触不良あるいはチヤツタリング等により、
パルス信号S1，S2のいずれか一方または双方に欠
落を生じ、あるいは、第２図に波形図を示すとお
り、リンギング等の波形乱れを生ずることがあ
り、パルス信号S1，S2によりカウンタ等を駆動す
る場合、欠落や波形乱れの生じたパルス出力を入
力したカウンタが誤つたカウント動作を行う欠点
があつた。このため、従来は波形整形回路WFの
入力段にローパスフイルタ（図示せず）を設けて
チヤツタリングなどに起因するリンギングを除去
する必要があつた。
方の接触不良あるいはチヤツタリング等により、
パルス信号S1，S2のいずれか一方または双方に欠
落を生じ、あるいは、第２図に波形図を示すとお
り、リンギング等の波形乱れを生ずることがあ
り、パルス信号S1，S2によりカウンタ等を駆動す
る場合、欠落や波形乱れの生じたパルス出力を入
力したカウンタが誤つたカウント動作を行う欠点
があつた。このため、従来は波形整形回路WFの
入力段にローパスフイルタ（図示せず）を設けて
チヤツタリングなどに起因するリンギングを除去
する必要があつた。
本考案は、従来のかゝる欠点、すなわち、欠落
または波形の乱れの生じたパルス信号を入力した
カウンタなどが誤カウントする欠点を一挙に排除
する目的を有し、第１および第２のパルス信号を
第１のクロツクパルスに応じて各個に保持すると
共に、両保持出力中のいずれか一方を第１のクロ
ツクパルスの周波数の２の整数倍の周波数を有す
る第２のクロツクパルスに応じて保持のうえ、こ
の保持出力と両保持出力中のいずれか一方との不
一致を検出し、かつ両保持出力の不一致を検出し
てから、両不一致検出々力の一致を検出すること
により、正規な状態の両パルス信号とのみ対応す
るパルス出力を得るものとした極めて効果的な、
パルス信号の誤り阻止回路を提供するものであ
る。
または波形の乱れの生じたパルス信号を入力した
カウンタなどが誤カウントする欠点を一挙に排除
する目的を有し、第１および第２のパルス信号を
第１のクロツクパルスに応じて各個に保持すると
共に、両保持出力中のいずれか一方を第１のクロ
ツクパルスの周波数の２の整数倍の周波数を有す
る第２のクロツクパルスに応じて保持のうえ、こ
の保持出力と両保持出力中のいずれか一方との不
一致を検出し、かつ両保持出力の不一致を検出し
てから、両不一致検出々力の一致を検出すること
により、正規な状態の両パルス信号とのみ対応す
るパルス出力を得るものとした極めて効果的な、
パルス信号の誤り阻止回路を提供するものであ
る。
以下、実施例を示す第３図以降により本考案の
詳細を説明する。
詳細を説明する。
第３図はブロツク図、第４図は第３図における
各部の波形を示すタイミングチヤートであり、パ
ルス信号S1，S2は、第１の保持回路としてのラツ
チ回路LATにより、例えば500Hzの周波数を有す
る第１のクロツクパルスCLK1aの立上りに応じ
て各個に保持され、両保持出賄ｃ，ｄとなつたう
え、第１のゲート回路として用いる排他的論理和
（以下、EXOR）ゲートG1へ与えられ、こゝにお
いて両者の不一致が検出され、両者が不一致のと
きに“Ｈ”（高レベル）となる出力ｅが得られる。
各部の波形を示すタイミングチヤートであり、パ
ルス信号S1，S2は、第１の保持回路としてのラツ
チ回路LATにより、例えば500Hzの周波数を有す
る第１のクロツクパルスCLK1aの立上りに応じ
て各個に保持され、両保持出賄ｃ，ｄとなつたう
え、第１のゲート回路として用いる排他的論理和
（以下、EXOR）ゲートG1へ与えられ、こゝにお
いて両者の不一致が検出され、両者が不一致のと
きに“Ｈ”（高レベル）となる出力ｅが得られる。
一方、両保持出力ｃ，ｄ中のいずれか一方ｃ
は、第２の保持回路としてのＤ形フリツプフロツ
プ回路（以下、FFC）FF1および、第２のゲート
回路として用いるEXORゲートG2の一方の入力
にも与えられており、例えば、1KHzの周波数を
有する第２のクロツクパルスCLK2bの立上りに
応じて生ずる出力パルスｉの立上りに応じ、
FFC・FF1において保持出力ｃが保持され、この
保持出力ｆがEXORゲートG2の他方の入力へ与
えられる。
は、第２の保持回路としてのＤ形フリツプフロツ
プ回路（以下、FFC）FF1および、第２のゲート
回路として用いるEXORゲートG2の一方の入力
にも与えられており、例えば、1KHzの周波数を
有する第２のクロツクパルスCLK2bの立上りに
応じて生ずる出力パルスｉの立上りに応じ、
FFC・FF1において保持出力ｃが保持され、この
保持出力ｆがEXORゲートG2の他方の入力へ与
えられる。
このため、EXORゲートG2においては、保持
出力ｃとｆとの不一致が検出され、両者が不一致
のときに、“Ｈ”となる出力ｇが得られる。
出力ｃとｆとの不一致が検出され、両者が不一致
のときに、“Ｈ”となる出力ｇが得られる。
出力ｅ，ｇは、第３のゲート回路としての
ANDゲートG3へ与えられており、こゝにおいて
両者の一致が検出され、両者が共に“Ｈ”のとき
“Ｈ”となる出力ｈが得られ、これが第３の保持
回路としてのFFC・FF2において、クロツクパル
スCLK2bの立上りに応じて保持され、出力パル
スｉとなつたうえ、出力OUTへ送出される。
ANDゲートG3へ与えられており、こゝにおいて
両者の一致が検出され、両者が共に“Ｈ”のとき
“Ｈ”となる出力ｈが得られ、これが第３の保持
回路としてのFFC・FF2において、クロツクパル
スCLK2bの立上りに応じて保持され、出力パル
スｉとなつたうえ、出力OUTへ送出される。
なお、以上の動作を反復することにより、
FFC・FF1においては、現在の保持出力ｃが、
“Ｌ”（低レベル）から“Ｈ”へ転じても、保持出
力ｆが“Ｌ”となつており、現在の保持出力ｃが
“Ｈ”から“Ｌ”へ転じても、保持出力ｆが“Ｈ”
となつているため、FFC・FF1により保持出力ｃ
の直前の状態が保持されるもとなつている。
FFC・FF1においては、現在の保持出力ｃが、
“Ｌ”（低レベル）から“Ｈ”へ転じても、保持出
力ｆが“Ｌ”となつており、現在の保持出力ｃが
“Ｈ”から“Ｌ”へ転じても、保持出力ｆが“Ｈ”
となつているため、FFC・FF1により保持出力ｃ
の直前の状態が保持されるもとなつている。
このため、EXORゲートG2の出力ｇは、保持
出力ｃの現在の状態が直前の状態と不一致のとき
のみ“Ｈ”となり、これによつて、パルス信号Ｓ
１が“Ｈ”と“Ｌ”とを反復したことの確認が行
なわれる。
出力ｃの現在の状態が直前の状態と不一致のとき
のみ“Ｈ”となり、これによつて、パルス信号Ｓ
１が“Ｈ”と“Ｌ”とを反復したことの確認が行
なわれる。
また、EXORゲートG1の出力ｅは、両保持出
力ｃ，ｄの不一致により“Ｈ”となるため、これ
によつてパルス信号S1とS2とが互に逆相であるこ
との確認が行なわれる。
力ｃ，ｄの不一致により“Ｈ”となるため、これ
によつてパルス信号S1とS2とが互に逆相であるこ
との確認が行なわれる。
したがつて、ANDゲートG3の出力ｈは、パル
ス信号Ｓ１の状態が現在と直前とにおいて異な
り、かつ、パルス信号S1とS2とが互に逆相である
ことを前提として“Ｈ”となるため、出力ｈは、
正規な状態のパルス信号S1，S2とのみ対応するも
のとなり、パルス信号S1，S2における欠落および
波形の乱れが出力ｈに現われない。
ス信号Ｓ１の状態が現在と直前とにおいて異な
り、かつ、パルス信号S1とS2とが互に逆相である
ことを前提として“Ｈ”となるため、出力ｈは、
正規な状態のパルス信号S1，S2とのみ対応するも
のとなり、パルス信号S1，S2における欠落および
波形の乱れが出力ｈに現われない。
たゞし、出力ｈには、ラツチ回路LAT乃至
ANDゲートG3における信号伝送上の遅延時間差
等によりスパイク状のパルスが現われることがあ
り、出力ｈをクロツクパルスCLK2bに応じてサ
ンプリングのうえ保持し、スパイク状のパルスを
除去したパルス出力ｉを得るものとしている。
ANDゲートG3における信号伝送上の遅延時間差
等によりスパイク状のパルスが現われることがあ
り、出力ｈをクロツクパルスCLK2bに応じてサ
ンプリングのうえ保持し、スパイク状のパルスを
除去したパルス出力ｉを得るものとしている。
なお、以上は、正論値により構成した場合であ
るが、負論理により構成しても同様であり、保持
出力ｄをFFC・FF1において保持保持すると共
に、EXORゲートG2へ与えてもよい等、本考案
は種々の変形が自在である。
るが、負論理により構成しても同様であり、保持
出力ｄをFFC・FF1において保持保持すると共
に、EXORゲートG2へ与えてもよい等、本考案
は種々の変形が自在である。
以上の説明により明らかなとおり本考案によれ
ば、互に逆相として変化する二つのパルス信号に
欠落または波形の乱れを生じた場合、これらを除
去したパルス出力が得られるため、パルス出力を
カウンタ等に与えれば、カウント誤差を生じるこ
とがない。このため、従来と違つて上記互いに逆
相として変化する二つのパルス信号の波形の乱れ
を除去するローパスフイルタが不要となる利点が
ある。また、パルス出力の中断有無を監視すれ
ば、パルス信号の欠落および波形の乱れを検出す
ることができるものとなり、互に逆相として変化
する二つのパルス信号を取扱う装置において多大
な効果が得られる。
ば、互に逆相として変化する二つのパルス信号に
欠落または波形の乱れを生じた場合、これらを除
去したパルス出力が得られるため、パルス出力を
カウンタ等に与えれば、カウント誤差を生じるこ
とがない。このため、従来と違つて上記互いに逆
相として変化する二つのパルス信号の波形の乱れ
を除去するローパスフイルタが不要となる利点が
ある。また、パルス出力の中断有無を監視すれ
ば、パルス信号の欠落および波形の乱れを検出す
ることができるものとなり、互に逆相として変化
する二つのパルス信号を取扱う装置において多大
な効果が得られる。
第１図は流量計等の出力回路を示すブロツク
図、第２図はリンギングを生じたパルス信号の波
形図、第３図は本考案の実施例を示すブロツク
図、第４図は第３図における各部の波形を示すタ
イミングチヤートである。 LAT……ラツチ回路、FF1，FF2……FFC（Ｄ
形フリツプフロツプ回路）、G1，G2……EXOR
（排他的論理和）ゲート、G3……ANDゲート、
S1，S2……パルス信号、CLK1，CLK2……クロ
ツクパルス。
図、第２図はリンギングを生じたパルス信号の波
形図、第３図は本考案の実施例を示すブロツク
図、第４図は第３図における各部の波形を示すタ
イミングチヤートである。 LAT……ラツチ回路、FF1，FF2……FFC（Ｄ
形フリツプフロツプ回路）、G1，G2……EXOR
（排他的論理和）ゲート、G3……ANDゲート、
S1，S2……パルス信号、CLK1，CLK2……クロ
ツクパルス。
Claims (1)
- 互に逆相として変化する第１および第２のパル
ス信号を第１のクロツクパルスに応じて各個に保
持する第１の保持回路と、該保持回路の前記第１
および第２のパルス信号と対応する両保持出力の
不一致を検出する第１のゲート回路と、前記両保
持出力中のいずれか一方を出力パルスに応じて保
持する第２の保持回路と、該保持回路の保持出力
と前記両保持出力中のいずれか一方との不一致を
検出する第２のゲート回路と、前記第１および第
２のゲート回路の両出力の一致を検出する第３の
ゲート回路と、該ゲート回路の出力を前記第１の
クロツクパルスの周波数の２の整数倍の周波数を
有する第２のクロツクパルスに応じて保持し前記
出力パルスを送出する第３の保持回路とを有する
ことを特徴とするパルス信号の誤り阻止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20222882U JPS59101531U (ja) | 1982-12-24 | 1982-12-24 | パルス信号の誤り阻止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20222882U JPS59101531U (ja) | 1982-12-24 | 1982-12-24 | パルス信号の誤り阻止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101531U JPS59101531U (ja) | 1984-07-09 |
| JPH0221809Y2 true JPH0221809Y2 (ja) | 1990-06-12 |
Family
ID=30427705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20222882U Granted JPS59101531U (ja) | 1982-12-24 | 1982-12-24 | パルス信号の誤り阻止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101531U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705174B2 (ja) * | 1988-12-30 | 1998-01-26 | 日本電気株式会社 | 発振回路 |
-
1982
- 1982-12-24 JP JP20222882U patent/JPS59101531U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59101531U (ja) | 1984-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129093B2 (ja) | ||
| JPH0378022B2 (ja) | ||
| EP0205552A1 (en) | Clock recovery circuit | |
| JPH0221809Y2 (ja) | ||
| JP2005039307A (ja) | エラー検出装置および方法 | |
| JPH01503345A (ja) | パルス信号の適応等化の方法および装置 | |
| CA1296072C (en) | Method and arrangement for generating a correction signal for a digital timing recovery device | |
| JPS642259B2 (ja) | ||
| JPH0431211B2 (ja) | ||
| JP2988300B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPH055708Y2 (ja) | ||
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP4439635B2 (ja) | 非同期受信装置 | |
| JPS5979409A (ja) | デイジタル信号復元方式 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPH05276206A (ja) | 周波数検波復調装置 | |
| JPH09205463A (ja) | 雑音検出回路 | |
| JPH07250054A (ja) | シリアル通信のビット同期回路及びビット同期方法 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH01240038A (ja) | ピーク値比較型タイミング再生方式 | |
| JPS60219563A (ja) | 位相ずれ検出装置 | |
| JPH0320942B2 (ja) | ||
| JPH01194709A (ja) | 位相判別回路 | |
| JPS5984319A (ja) | デイジタル信号復元方式 | |
| JPH03140039A (ja) | 誤り検知機能付光受信器 |