JPH062623U - ソレノイド駆動回路の出力モニタ装置 - Google Patents

Abstract

(57)【要約】 【目的】パルス駆動の定電流制御回路12の出力信号を確
実にモニタする。 【構成】ＣＰＵ１から定電流制御回路11への入力信号が
ハイレベルの時、パルス電圧を出力する定電流制御回路
11の出力の電圧レベルをコンデンサＣ、ダイオードＤ₂
で保持し、ＣＰＵ１の出力信号がローレベルになった
時、コンデンサＣをダイオードＤ₁ 、抵抗Ｒ₁ を介して
放電し、このコンデンサＣの電圧をモニタする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はソレノイド駆動回路の出力モニタ回路に関し、特にソレノイドをパル ス駆動するソレノイド駆動回路の出力をモニタする技術に関する。

【０００２】

【従来の技術】

例えば車両に搭載されるトルクコンバータ付自動変速機においては、クラッチ ，ブレーキ等の変速要素に供給される油圧を制御するために、油圧回路にソレノ イドバルブを介装し、このソレノイドバルブの開閉をソレノイドに出力されるデ ューティ信号により制御している。

【０００３】 前記ソレノイドバルブ等のソレノイドを駆動する場合、立ち上がりは大きな起 動電流を供給してバルブ等のソレノイドで作動される部材における動作の応答性 を良くし、作動後は、その状態を保持するのに必要なだけの小電流（保持電流） を供給して省電力化を図ることが行われている。かかるソレノイドを駆動する装 置としてドロッピングレジスタ方式のソレノイド駆動回路が知られている（実願 平３−９２０８０号等参照）。

【０００４】 従来のドロッピングレジスタ方式のソレノイド駆動回路では、図３に示すよう に、駆動回路２からの出力線は２本あり、駆動回路２は一方の出力線でソレノイ ド４と直接接続し、もう１本でドロッピングレジスタ３を介してソレノイド４と 接続している。そして図３の信号波形図を示す図４において、ソレノイド４は、 時間t₁₀ 〜t₁₁ では駆動回路２から一方の出力線を介して起動電流が供給され、 時間t₁₁ 〜t₁₂ で駆動回路２からもう一方の出力線とドロッピングレジスタ３を 介して保持電流が供給される。

【０００５】 また図３において、駆動回路２の出力ｘ、ｙは、抵抗Ｒ₁₁、ＰＮＰトランジス タTrを介してモニタされ、抵抗Ｒ₁₂の端子からＣＰＵ１にモニタ信号ｚが入力さ れる。そして信号ｚはＣＰＵ１から駆動回路２に出力した信号ｗと比較され、両 信号レベルが一致していればソレノイド駆動回路２に異常が発生していると判定 するようになっている。

【０００６】

【考案が解決しようとする課題】

ところで、従来のソレノイド駆動回路の出力モニタ装置では、保持電流を供給 する為のドロッピングレジスタ３を必要とし、また起動電流と保持電流をソレノ イド４に供給する為に出力線も２本必要となる。これに代わって採用されつつあ るものとして、パルスによる電流制御方式のソレノイド駆動回路、即ち、駆動回 路２からパルス信号を出力し、ソレノイド４の誘導リアクタンスを利用してソレ ノイド４への保持電流を供給する方式のソレノイド駆動回路がある。このソレノ イド駆動回路では、ドロッピングレジスタを省略することが出来、したがって出 力線も１本で済むという利点がある。しかしながら、かかるソレノイド駆動回路 では、出力がパルスである為、駆動回路２の出力のタイミングにより、ＣＰＵ１ の出力信号の信号レベルと出力電圧の電圧レベルとを正しく比較判定することが 出来ず、出力電圧の制御判定が困難であった。

【０００７】 本考案ではこのような従来の課題に鑑みてなされたもので、確実に出力信号を モニタ可能なソレノイド駆動回路の出力モニタ装置を提供することを目的とする 。

【０００８】

【課題を解決するための手段】

このため本考案は、入力信号に基づいてそのハイレベル期間、ソレノイドにパ ルス電圧を出力してソレノイドへの通電電流を制御する制御手段を備えたソレノ イド駆動回路において、前記制御手段の出力の電圧レベルを保持するホールド回 路と、前記制御手段の入力信号がローレベルになった時に、前記ホールド回路を 放電させる放電手段と、前記ホールド回路の信号レベルをモニタするモニタ手段 と、該モニタ手段でモニタされた信号レベルを前記制御手段の入力信号と比較す る比較手段と、を備えるようにした。

【０００９】

【作用】

上記の構成によれば、入力信号に基づいてそのハイレベル期間でソレノイドが 駆動された時、制御手段の出力のパルス電圧はホールド回路に保持される。そし てこの信号レベルはモニタ手段によりモニタされ、比較手段により制御手段の入 力信号と比較される。

【００１０】 ソレノイド駆動回路が正常である場合、ホールド回路の信号レベルは、制御手 段の入力信号がハイレベルの時にはハイレベルとなり、制御手段の入力信号がロ ーレベルになった時には、放電手段によりホールド回路が放電するので、ローレ ベルになる。 したがって制御手段の入力信号の信号レベルがハイレベル、ローレベルの時に 、ホールド回路の信号レベルが上記正常の場合の信号レベルと異なった場合には 、ソレノイド駆動回路が異常であると判定することが可能となる。

【００１１】

【実施例】

以下、本考案の一実施例を図１及び２に基づいて説明する。尚、図３と同一要 素のものについては同一符号を付して説明は省略する。 本実施例を示す図１において、定電流制御回路11は制御手段に相当し、ＣＰＵ １のポートＰ₁ からの入力信号がハイレベルになった時、ソレノイド４に所定時 間、起動電流を供給した後、パルス電圧をソレノイド４に印加して保持電流を供 給するパルスによる定電流制御方式の制御回路である。ホールド回路はコンデン サＣ、抵抗Ｒ₃ 、ダイオードＤ₃ によって構成され、コンデンサＣは、一端でア ースに接続し、＋側で、カソードがコンデンサＣ側のダイオードＤ₂ 、抵抗Ｒ₃ を介して定電流制御回路11の出力端に接続している。そしてコンデンサＣは定電 流制御回路11から出力されたパルス電圧のピークで充電され、充電電圧はコンデ ンサＣで平滑されダイオードＤ₂ によって保持される。またコンデンサＣは、＋ 側で、アノードがコンデンサ側のクランプダイオードＤ₁ 、抵抗Ｒ₁ を介して定 電流制御回路11の入力端に接続し、コンデンサＣの両端には抵抗Ｒ₂ が接続され ている。インバータ12はモニタ手段に相当し、コンデンサＣの端子電圧を反転さ せてＣＰＵ１のポートＰ₂ に出力する。またＣＰＵ１には、ポートＰ₂ に入力さ れたモニタ信号をポートＰ₁ の信号と比較する比較手段が備えられている。尚、 抵抗Ｒ₁ 〜Ｒ₃ の抵抗値はＲ₃ ≪Ｒ₁ ≪Ｒ₂ となっており、夫々の抵抗値を、例 えばＲ₁ ＝20ｋΩ、Ｒ₂ ＝ 510ｋΩ、Ｒ₃ ＝ 4.7ｋΩに設定する。

【００１２】 次に動作を説明する。 ソレノイド駆動回路が正常である場合、図２（Ａ）に示すように時刻t₁におい てＣＰＵ１の出力信号ａがハイレベル「Ｈ」に立ち上がった時、ソレノイド４へ の通電が開始する。また定電流制御回路11の出力ｂの電圧がハイレベルに立ち上 がれば、信号ｃに示すようにコンデンサＣは抵抗Ｒ₂ 、Ｒ₃ で分圧された電圧レ ベルまで、コンデンサＣ、抵抗Ｒ₃ の時定数で充電され、信号ｃは時刻t₂でハイ レベルになる。その後、時刻t₃まではソレノイド４の誘導リアクタンスが零とな るのでソレノイド４には起動電流が通電され、信号ｃはハイレベルで保持される 。そしてインバータ12を介してＣＰＵ１のポートＰ₂ に入力される信号ｄはロー レベルとなる。

【００１３】 時間t₃〜t₄では定電流制御回路11の出力ｂがパルスとなり、このパルスをデュ ーティ制御することにより、ソレノイド４に発生した誘導リアクタンスでソレノ イド４への通電量を制御する。またコンデンサＣの電圧は、ダイオードＤ₂ によ って出力ｂのピーク値のまま平滑して保持され、ＣＰＵ１の出力信号ａもハイレ ベルである為、ダイオードＤ₁ によってクランプされ信号ｃはハイレベルのまま となる。

【００１４】 時刻t₄において、ＣＰＵ１の出力信号ａがローレベル「Ｌ」になった時、コン デンサＣはダイオードＤ₁ 、抵抗Ｒ₁ を介して短時間で放電し、信号ｃは、コン デンサＣ、抵抗Ｒ₁ の時定数によって決定される所定時間後にローレベルとなる 。 したがってＣＰＵ１のポートＰ₂ に入力された信号ｄが夫々時間t₂〜t₄でロー レベル、信号ｃがローレベルになる所定時間後の時刻t₅でハイレベルであればソ レノイド駆動回路は正常であると判定される。

【００１５】 図２（Ｂ）に示すように、例えば時刻t₄でＣＰＵ１の出力信号がローレベルに 立ち下がっても、定電流制御回路11の出力ｂはハイレベルのままである場合、Ｒ ₃ ≪Ｒ₁ となっているのでコンデンサＣは定電流制御回路11の出力により充電さ れて信号ｃはハイレベルを保持する。したがって時刻t₅ではＣＰＵ１のポートＰ ₂ の信号ｄの信号レベルがハイレベルとなり、異常と判定される。

【００１６】 また図２（Ｃ）に示すように、例えば時刻t₆でソレノイド４の端子がアースに ショートしたような場合、時刻t₆以降、定電流制御回路11の出力ｂはローレベル に固定される。この時、信号ａ、出力ｂは夫々ハイレベル、ローレベルであるの で、コンデンサＣは、コンデンサＣ、抵抗Ｒ₅ によって決定される時定数で放電 し、信号ｃは一定時間後にローレベルに固定される。したがってＣＰＵ１の出力 信号ａが次の時間t₂〜t₄において、信号ｄがハイレベルとなるので、異常と判定 される。

【００１７】 かかる構成によれば、ＣＰＵ１から定電流制御回路11への入力信号がハイレベ ルの時、パルス電圧を出力する定電流制御回路11の出力の電圧レベルをコンデン サＣ、ダイオードＤ₂ で保持し、ＣＰＵ１の出力信号がローレベルになった時、 コンデンサＣをダイオードＤ₁ 、抵抗Ｒ₁ を介して放電し、このコンデサＣの電 圧をモニタすることにより、パルスによる定電流制御方式のソレノイド駆動回路 であっても、出力信号を確実にモニタすることが出来、性能が向上する。またか かる方式のソレノイド駆動回路であるのでドロッピングレジスタを用いる必要が なく、ソレノイド４への出力線も１本で済む。

【００１８】

【考案の効果】

以上説明したように本考案によれば、制御手段の入力信号がハイレベルの期間 、ホールド回路で制御手段の信号レベルを保持し、ローレベルになった時、ホー ルド回路を放電させ、このホールド回路の信号レベルをモニタして制御手段の入 力信号と比較することにより、制御手段の出力が電圧パルスであっても制御手段 の出力信号を確実にモニタすることが出来、ソレノイド駆動回路の出力モニタ装 置の性能が向上する。またパルス方式のソレノイド駆動回路であるのでドロッピ ングレジスタを用いる必要がなく、ソレノイドへの出力線も１本で済む。

【図面の簡単な説明】

【図１】本考案の一実施例を示す回路図。

【図２】図１の信号波形図。

【図３】従来の回路図。

【図４】図３の信号波形図。

【符号の説明】

１ ＣＰＵ ４ ソレノイド 11 定電流制御回路 Ｃ コンデンサ Ｄ₁ 、Ｄ₂ ダイオード 抵抗Ｒ₁ 〜Ｒ₃ 抵抗

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】入力信号に基づいてそのハイレベル期間、
   ソレノイドにパルス電圧を出力してソレノイドへの通電
   電流を制御する制御手段を備えたソレノイド駆動回路に
   おいて、 前記制御手段の出力の電圧レベルを保持するホールド回
   路と、 前記制御手段の入力信号がローレベルになった時に、前
   記ホールド回路を放電させる放電手段と、 前記ホールド回路の信号レベルをモニタするモニタ手段
   と、 該モニタ手段でモニタされた信号レベルを前記制御手段
   の入力信号と比較する比較手段と、 を備えたことを特徴とするソレノイド駆動回路の出力モ
   ニタ装置。