JPH043039B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ジヨセフソン接合を用いたラツチ回
路、より詳しくは真信号と補信号とを回路の中で
入力、さらに出力しているデユアルレール方式の
論理回路において情報を一時たくわえるラツチ回
路に関するものである。

（従来の技術） ジヨセフソン接合素子は一度電圧状態にスイツ
チすると電源電流を切らないかぎり電圧状態を保
持するというラツチング動作を行う。このため、
ジヨセフソン接合を用いた論理回路においては電
源電流を一度０にリセツトするAC電源方式が一
般的である。この電源方式においては、電源電流
が０の間、計算した結果を保持するラツチ回路が
不可欠である。一方、このジヨセフソン接合を用
いた論理回路ではインバーターを構成することが
半導体に比べ難しく、一般にデユアルレール方式
が採用されている。デユアルレール方式は論理回
路において入力される信号の補信号も同時に入力
し、出力される信号の補信号もその論理回路の中
で同時に発生させる回路方式であり、タイミング
信号を必要とするインバーターを用いる必要がな
いため、回路の高速化が図れる。従つて、上述の
ラツチ回路の出力も真信号と補信号のいずれもが
出力されるデユアルレール方式のラツチ回路が必
要である。

従来、いくつかのラツチ回路が提案され研究さ
れているが、ここでは回路の占有面積の点で優れ
ている第４図に示す従来例をその一例として説明
する。この従来のラツチ回路の動作については文
献ジヤーナルオブアプライドフイジツクス
（Journal of Applied Physics）vol.59(9)、
pp3196−3201に詳しいのでここでは簡単に述べ
るにとどめる。第４図は従来例の等価回路を示し
ており、図において４０はデータ入力線、４１は
ラツチイネーブル信号線、４２，４３，４４，４
７，４８はジヨセフソン接合、４５はインダクタ
ンス、４６はセンス信号入力線、４９，４００，
４０１は抵抗、４０２は補信号出力線路、４０３
は真信号出力線路であり、ジヨセフソン接合４２
とインダクタンス４５とからデータ保持ループを
構成する。データ“１”を書き込むときにはデー
タ入力線、ラツチイネーブル信号線を通してデー
タ信号とラツチイネーブル信号をデータ保持レー
プに入力する。これによりジヨセフソン接合４２
がスイツチし、永久電流としてデータ保持ループ
にデータを貯える。ラツチイネーブル信号はラツ
チ回路への書き込みのタイミングを知らせると共
にデータ保持ループのデータをリセツトするため
のものである。該ラツチ回路は両極性AC駆動で
用いられるために前段のマシンサイクルの時にデ
ータ保持ループへ入力された入力信号と極性の異
なるラツチイネーブル信号が次段では入力され
る。従つて、データ保持ループに流れる永久電流
とラツチイネーブル信号がジヨセフソン接合４２
で重畳され、このジヨセフソン接合４２がスイツ
チして永久電流がリセツトされる。読みだしはセ
ンス信号入力線４６に流れるセンスゲート電流の
立ち上がりの時に行われる。データ保持ループに
永久電流が流れている場合にはセンスゲート電流
の立ち上がりにともないジヨセフソン接合４３，
４４がスイツチし、真信号出力線路４０３に出力
が現れる。データ保持ループに永久電流が流れて
いない場合にはセンスゲート電流が立ち上がる最
後の段階でジヨセフソン接合４７の臨界電流値を
越え、ジヨセフソン接合４７がスイツチして続い
てジヨセフソン接合４８がスイツチして補信号出
力線路４０２に出力が現れる。以上のようにして
ジヨセフソンラツチ回路を実現することができ
る。

（発明が解決しようとする課題） しかしながら、上述したラツチ回路には次のよ
うな問題点がある。すなわちデータをリセツトす
るとき、必ず前段のマシンサイクルと極性の異な
るゲート電流が必要なことである。言い変えれ
ば、両極性AC駆動のシステムの時にしか使用で
きないということである。ジヨセフソン集積回路
においては論理回路のみならず記憶回路も必要な
ことはいうまでもない。ジヨセフソン記憶回路は
電流の極性に情報がのつていたり、電流の重ねあ
わせで動作したりする場合がほとんどであるので
両極性AC駆動で動作させることは困難である。
従つてそのほかに駆動方式としてDC駆動や単極
性AC駆動で動作させることが考えられるが、論
理回路も駆動しなければならないことを考えると
DC駆動で動作させることは難しいと考えられる。
そこで単極性AC駆動方式が最適であると考えら
れたが、その場合には上述したように従来のよう
なラツチ回路は用いることができない。

（課題を解決するための手段） 本発明によれば、単一もしくは複数のジヨセフ
ソン接合と超伝導インダクタンスよりなるデータ
保持ループと、それぞれ該データ保持ループの一
部に磁気的に結合した真信号入力線路及び補信号
入力線路と、前記データ保持ループの一部に直接
接続したセンス回路と、さらに該センス回路によ
り前記データ保持ループに保持された情報を読み
とり、真信号と補信号を発生する出力回路とから
構成され、前述の二つの入力線路の一方には真信
号とラツチイネーブル信号の積演算された信号が
入力され、他方には補信号とラツチイネーブル信
号の積演算された信号が入力される事を特徴とす
るジヨセフソンラツチ回路が得られる。

（作用） 本発明のデータ保持ループはジヨセフソン接合
とインダクタンスから構成され該ジヨセフソン接
合のスイツチによりデータが書き込まれる。デー
タが“１”の時には真信号がジヨセフソン接合の
臨界電流値を越えるように入力され永久電流が書
き込まれる。また、データが“０”の時には補信
号が永久電流と重畳されジヨセフソン接合の臨界
電流値を越えるように入力され永久電流がリセツ
トされる。それぞれの入力信号はラツチイネーブ
ル信号と積演算を行つたのちに入力されるので、
入力信号を入力するタイミングなどの点で問題が
発生することはない。データ保持レープに保持さ
れたデータはデータ保持ループに直接、接続した
センスゲート回路により読みだされ、真信号と補
信号が出力される。

（実施例） 第１図〜第３図は本発明の実施例を説明するた
めの図で、第１図は実施例の等価回路を示し、図
において１は真信号入力線路、２は補信号入力線
路、３，７，８，１９，７１はジヨセフソン接
合、４，５，６はインダクタンス、９はゲート電
流線路、１０，１１は出力抵抗、１２は真信号出
力線路、１３は補信号出力線路、１４はラツチイ
ネーブル信号線、１５，１６は積演算回路、１７
は真信号線、１８は補信号線である。ジヨセフソ
ン接合３のオーダーパラメーターの位相差をθと
すると、真信号入力線路１より入力される電流I_e
との電流−位相特性は第２図に示されるようにな
る。第２図において２１から２６まではそれぞれ
動作点を示す。この電流−位相特性はジヨセフソ
ン接合３の臨界電流値とインダクタンス４，５，
６のインダクタンス値により決定され、図に示す
様な特性を持つように設定することができる。ま
た、第３図はジヨセフソン論理回路のゲート電流
I_gの波形の一例で単極性AC駆動の場合を模式的
に示したもので３１は動作領域、３２はデータ書
き込み領域、３３はデータ保持領域、３４はマシ
ンサイクル、３５はデータ読みだし領域を示す。

第３図に示す動作領域３１において計算された
結果は真信号線１７あるいは補信号線１８を通り
積演算回路１５あるいは１６に入力される。ラツ
チイネーブル信号が積演算回路１５及び１６に入
力されてデータ書き込み領域３２にはいり、真信
号入力線路１あるいは補信号入力線路２を介して
データ保持ループにデータが入力される。計算結
果が“１”の場合は真信号が入力されデータ保持
ループに電流が誘起されジヨセフソン接合３がス
イツチする。即ち第２図において動作点は２１を
通つて２２へと移る。ゲート電流が立ち下がつた
のちは動作点は２３に移り、データ保持領域３３
の間データが保持される。一方、計算結果が
“０”の場合は補信号が入力される。補信号によ
りデータ保持ループに誘起される電流はジヨセフ
ソン接合３では真信号の場合と逆方向になるた
め、動作点は２３から２４，２５を通つて２６へ
移り、データ保持ループの永久電流をリセツトす
る。次に読みだしの時にはデータ読みだし領域３
５の間にゲート電流線路を通つて、ジヨセフソン
接合７，７１にゲート電流が印加される。データ
保持ループに永久電流が流れている場合にはジヨ
セフソン接合７，７１がスイツチしてデータが読
みだされ、真信号出力線路に信号が現れる。この
ときゲート電流は抵抗１０にも分流するがこの分
流電流がジヨセフソン接合１９をスイツチするこ
とがないように抵抗１０と１１を適当に選ぶこと
ができる。データ保持ループに永久電流が流れて
いない場合にはゲート電流の立ち上がりの最後の
段階でジヨセフソン接合８がスイツチして、続い
てジヨセフソン接合１９がスイツチし補信号出力
線路に出力信号が現れる。このとき、動作領域に
おいてゲート電流はジヨセフソン接合７，７１に
流れていないのでデータ保持ループの状態が変化
しても出力には影響を及ぼさない。

以上のように本回路を用いてジヨセフソンラツ
チ回路を実現することができる。本回路はデユア
ルレール方式を利用したラツチ回路であり、単極
性AC駆動方式の時に用いられるラツチ回路であ
る。出力としては真信号及び補信号を発生する。

（発明の効果） 本発明のラツチ回路は単極性AC駆動方式の時
に用いることができ、その動作のためにいかなる
タイミングシーケンスも必要としない。またデー
タの書き込みのために単一のジヨセフソン接合を
用いており回路の占有面積を小さくすることがで
きる。また、センスゲート回路をデータ保持ルー
プに直接接続したことによりさらに回路の小型化
が図れる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の実施例を説
明するための図で、第１図は実施例の等価回路
図、第２図はデータ保持ループの電流−位相特性
図、第３図は単極性AC駆動方式のゲート電流波
形図。第４図は従来例の等価回路図。 それぞれ図において、１……真信号入力線路、
２……補信号入力線路、３，７，８，１９，７１
……ジヨセフソン接合、４，５，６……インダク
タンス、９……ゲート電流線路、１０，１１……
出力抵抗、１２……真信号出力線路、１３……補
信号出力線路、１４……ラツチイネーブル信号
線、１５，１６……積演算回路、１７……真信号
線、１８……補信号線、２１，２２，２３，２
４，２５，２６……動作点、３１……動作領域、
３２……データ書き込み領域、３３……データ保
持領域、３４……マシンサイクル、３５……デー
タ読みだし領域、４０……データ入力線、４１…
…ラツチイネーブル信号線、４２，４３，４４，
４７，４８……ジヨセフソン接合、４５……イン
ダクタンス、４６……センス信号入力線、４９，
４００，４０１……抵抗、４０２……補信号出力
線路、４０３……真信号出力線路を示す。

Claims (1)

【特許請求の範囲】
1. １ 単一もしくは複数のジヨセフソン接合と超伝
   導インダクタンスよりなるデータ保持ループと、
   それぞれ該データ保持ループの一部に磁気的に結
   合した真信号入力線路及び補信号入力線路と、前
   記データ保持ループの一部に直接接続したセンス
   回路と、さらに該センス回路により前記データ保
   持ループに保持された情報を読みとり、真信号と
   補信号を発生する出力回路とから構成され、前述
   の二つの入力線路の一方には真信号とラツチイネ
   ーブル信号の積演算された信号が入力され他方に
   は補信号とラツチイネーブル信号の積演算された
   信号が入力される事を特徴とするジヨセフソンラ
   ツチ回路。