JPH061889B2 - ジヨセフソン効果を用いたラツチ回路 - Google Patents
ジヨセフソン効果を用いたラツチ回路Info
- Publication number
- JPH061889B2 JPH061889B2 JP60011930A JP1193085A JPH061889B2 JP H061889 B2 JPH061889 B2 JP H061889B2 JP 60011930 A JP60011930 A JP 60011930A JP 1193085 A JP1193085 A JP 1193085A JP H061889 B2 JPH061889 B2 JP H061889B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- signal
- inductance
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はジョセフソン集積回路に関し、特に前のクロッ
ク・サイクルにおける論理回路網の演算結果を出力する
ラッチ回路に関する。
ク・サイクルにおける論理回路網の演算結果を出力する
ラッチ回路に関する。
（従来技術） ジョセフソン効果を用いたゲート回路は通常ラッチング
動作を行なうので、ゲート回路により行なわれた演算結
果をラッチ回路に格納した後、ゲート回路を流れる電力
供給電流を切り、前記ゲート回路を零電圧状態にリセッ
トしなければならない。ラッチ回路に格納された演算結
果は、次のクロック・サイクルで、電力供給電流が所定
の値まで立ち上がる時にスレーブ回路で読み出され、次
のサイクルにおける理論演算が始まる。
動作を行なうので、ゲート回路により行なわれた演算結
果をラッチ回路に格納した後、ゲート回路を流れる電力
供給電流を切り、前記ゲート回路を零電圧状態にリセッ
トしなければならない。ラッチ回路に格納された演算結
果は、次のクロック・サイクルで、電力供給電流が所定
の値まで立ち上がる時にスレーブ回路で読み出され、次
のサイクルにおける理論演算が始まる。
第３図は上記の動作を説明するために電力供給電流の時
間変化を示したものである。同図において、活性化時間
では論理演算ならびにラッチ回路への演算結果の書き込
みが行なわれる。データ保持領域では、電力供給電流は
零に戻され、前記ゲート回路は零電圧状態にリセットさ
れる。続いて、データ検出領域で、スレーブ回路によっ
て、ラッチ回路に格納された演算結果が読み出される。
間変化を示したものである。同図において、活性化時間
では論理演算ならびにラッチ回路への演算結果の書き込
みが行なわれる。データ保持領域では、電力供給電流は
零に戻され、前記ゲート回路は零電圧状態にリセットさ
れる。続いて、データ検出領域で、スレーブ回路によっ
て、ラッチ回路に格納された演算結果が読み出される。
第４図はラッチ回路の従来例を説明するためのもので、
ジョセフソン接合４１，４２と、インダクタンス４３，
４４によって読み出し回路が形成され、インダクタンス
４５とジョセフソン接合４６によって、マスター回路が
形成されている（特願昭58-206417）。
ジョセフソン接合４１，４２と、インダクタンス４３，
４４によって読み出し回路が形成され、インダクタンス
４５とジョセフソン接合４６によって、マスター回路が
形成されている（特願昭58-206417）。
データの書き込みは、データ信号流入端子４７よりデー
タ信号を入力することで行なわれる。データ“０”が入
力されると、マスター回路内には循環電流は生じない
が、データ“１”が入力されると、マスター回路内に循
環電流が生じる。データは循環電流の形で貯えられる。
タ信号を入力することで行なわれる。データ“０”が入
力されると、マスター回路内には循環電流は生じない
が、データ“１”が入力されると、マスター回路内に循
環電流が生じる。データは循環電流の形で貯えられる。
貯えられたデータは次のクロックの始めに読み出され
る。ゲート電流が立ち上げられていく際に、データ
“０”が貯えられている場合と、データ“１”が貯えら
れている場合とでは、読み出し回路が電圧状態となるゲ
ート電流値が異なり、データ“０”の場合がデータ
“１”の場合より大きい。
る。ゲート電流が立ち上げられていく際に、データ
“０”が貯えられている場合と、データ“１”が貯えら
れている場合とでは、読み出し回路が電圧状態となるゲ
ート電流値が異なり、データ“０”の場合がデータ
“１”の場合より大きい。
マスター回路のリセットはラッチイネーブル線４８より
ラッチ・イネーブル信号を入力することで行なわれる。
ラッチ・イネーブル信号の電流値を適当に選ぶことで、
マスター回路の循環電流を０にすることができる。
ラッチ・イネーブル信号を入力することで行なわれる。
ラッチ・イネーブル信号の電流値を適当に選ぶことで、
マスター回路の循環電流を０にすることができる。
さて、従来のラッチ回路は真信号のみを出力するので、
ラッチ回路に貯えられたデータを読み出す際には、読み
出しゲートが電圧状態になるゲート電流値の絶対値を知
らなければならない。従来例では、その電流値の基準と
して、臨界電流値をＩＪと比較することで、マスター回
路に貯えられているデータが“０”か“１”かを判断し
ている。マスター回路にデータ“０”，“１”が貯えら
れている場合の読み出し回路の臨界電流値をIm(0)，Im
(1)とすると、読み出しが正しく行なわれるためには、 Im(1)＜ＩＪ＜Im(0) が満たされていなければならない。この様に真信号しか
出力しないラッチ回路は、３個の臨界電流値を制御する
必要があるため、製造プロセスの際に生ずる回路パラメ
ータの設計値からのずれに対する許容度が低いという欠
点があった。
ラッチ回路に貯えられたデータを読み出す際には、読み
出しゲートが電圧状態になるゲート電流値の絶対値を知
らなければならない。従来例では、その電流値の基準と
して、臨界電流値をＩＪと比較することで、マスター回
路に貯えられているデータが“０”か“１”かを判断し
ている。マスター回路にデータ“０”，“１”が貯えら
れている場合の読み出し回路の臨界電流値をIm(0)，Im
(1)とすると、読み出しが正しく行なわれるためには、 Im(1)＜ＩＪ＜Im(0) が満たされていなければならない。この様に真信号しか
出力しないラッチ回路は、３個の臨界電流値を制御する
必要があるため、製造プロセスの際に生ずる回路パラメ
ータの設計値からのずれに対する許容度が低いという欠
点があった。
（発明の目的） 本発明の目的は、真信号用と補信号用に２個のマスター
回路を設けることにより、真補両信号を出力し、マスタ
ー回路内のデータを読み出す際に Im(1)＜Im(0) が満たされていれば正常動作する。製造プロセスの際に
生ずる回路パラメータの設計値からのずれに対する許容
度の高いラッチ回路を提供することにある。
回路を設けることにより、真補両信号を出力し、マスタ
ー回路内のデータを読み出す際に Im(1)＜Im(0) が満たされていれば正常動作する。製造プロセスの際に
生ずる回路パラメータの設計値からのずれに対する許容
度の高いラッチ回路を提供することにある。
（発明の構成） 本発明によれば、複数個のジョセフソン接合のそれぞれ
の一端が第１のインダクタンスを介して互いに結合し、
該、複数個のジョセフソン接合それぞれの他端がともに
ゲート電流供給源と出力線に接続された読み出し回路
と、単一または複数個の直列接続されたジョセフソン接
合、ラッチイネーブル信号線と磁気的に結合した第2の
インダクタンス、および前記第1のインダクタンスより
なるループ上に、データ信号流入端子と電流流出端子を
接続したループ回路とからなるマスター・スレーブ回路
を2個設け、これらをそれぞれ真信号用回路、補信号用
回路とし、ラッチイネーブル信号線は該2個の回路と直
列に結合するように配置し、データ信号線は抵抗分割さ
れることで該2個の回路と並列に接続し、真信号用回路
に誘起されるラッチイネーブル信号の磁気誘導電流は補
信号用回路に誘起される同様の電流より小さくなるよう
相互インダクタンス値を選ぶか、インダクタンスで構成
される電流分割回路を設け、抵抗で分割されて真信号用
回路に流れるデータ信号電流は補信号用回路を流れる同
様の電流より大きくなるよう前記抵抗値を選んだことを
特徴とするジョセフソン効果を用いたラッチ回路、が得
られる。
の一端が第１のインダクタンスを介して互いに結合し、
該、複数個のジョセフソン接合それぞれの他端がともに
ゲート電流供給源と出力線に接続された読み出し回路
と、単一または複数個の直列接続されたジョセフソン接
合、ラッチイネーブル信号線と磁気的に結合した第2の
インダクタンス、および前記第1のインダクタンスより
なるループ上に、データ信号流入端子と電流流出端子を
接続したループ回路とからなるマスター・スレーブ回路
を2個設け、これらをそれぞれ真信号用回路、補信号用
回路とし、ラッチイネーブル信号線は該2個の回路と直
列に結合するように配置し、データ信号線は抵抗分割さ
れることで該2個の回路と並列に接続し、真信号用回路
に誘起されるラッチイネーブル信号の磁気誘導電流は補
信号用回路に誘起される同様の電流より小さくなるよう
相互インダクタンス値を選ぶか、インダクタンスで構成
される電流分割回路を設け、抵抗で分割されて真信号用
回路に流れるデータ信号電流は補信号用回路を流れる同
様の電流より大きくなるよう前記抵抗値を選んだことを
特徴とするジョセフソン効果を用いたラッチ回路、が得
られる。
（実施例） 第１図は本発明の実施例を説明するためのもので、ジョ
セフソン接合１.２の一端がインダクタンス３を介して
互いに結合し、他端にゲート電流供給線４と出力線５が
接続された読み出し回路とジョセフソン接合６、インダ
クタンス７および前記インダクタンス３から成るループ
上にデータ信号流入端子１６と電流流出端子８が設けら
れたループ回路とから成るマスター回路を２個有し、ラ
ッチイネーブル信号線９が各々のマスター回路のインダ
クタンス７，１０とそれぞれ磁気的に結合したのち接地
されていることを特徴とするラッチ回路が得られる。こ
こではインダクタンス１５を用いた電流分割回路が設け
られているが、これはラッチイネーブル信号電流によっ
てインダクタンス12で発生する磁界を、補信号用回路マ
スター回路に比べて小さくするためのものである。電流
分割回路を設けること以外に、インダクタンス7と12の
相互インダクタンスを小さくする方法もある。
セフソン接合１.２の一端がインダクタンス３を介して
互いに結合し、他端にゲート電流供給線４と出力線５が
接続された読み出し回路とジョセフソン接合６、インダ
クタンス７および前記インダクタンス３から成るループ
上にデータ信号流入端子１６と電流流出端子８が設けら
れたループ回路とから成るマスター回路を２個有し、ラ
ッチイネーブル信号線９が各々のマスター回路のインダ
クタンス７，１０とそれぞれ磁気的に結合したのち接地
されていることを特徴とするラッチ回路が得られる。こ
こではインダクタンス１５を用いた電流分割回路が設け
られているが、これはラッチイネーブル信号電流によっ
てインダクタンス12で発生する磁界を、補信号用回路マ
スター回路に比べて小さくするためのものである。電流
分割回路を設けること以外に、インダクタンス7と12の
相互インダクタンスを小さくする方法もある。
以下本発明の動作に関する説明を行なう。負のサイクル
でパルス状のラッチ・イネーブル信号が９から入力され
ると、相互インダクタンス７と１２，１０と１３を通じ
て、真補各々のマスター回路に反磁性電流が流れる。ラ
ッチ・イネーブル信号をＩＬＥ、真補各々のループ回路
における相互インダクタンスをＭＴ，ＭＣとすると、各
々のループ回路で次の関係が成立する。
でパルス状のラッチ・イネーブル信号が９から入力され
ると、相互インダクタンス７と１２，１０と１３を通じ
て、真補各々のマスター回路に反磁性電流が流れる。ラ
ッチ・イネーブル信号をＩＬＥ、真補各々のループ回路
における相互インダクタンスをＭＴ，ＭＣとすると、各
々のループ回路で次の関係が成立する。
ＭＴＩＬＥ＝（Ｌ１＋２Ｌ２）Ｉ０ｓｉｎθＴ＋Φ０／
２π・θＴ (1) ＭＣＩＬＥ＝（Ｌ１＋２Ｌ２）Ｉ０ｓｉｎθＣ＋Φ０／
２π・θＣ (2) 但し、θＴはジョセフソン接合６の位相差、θＣはジョ
セフソン接合１４の位相差を表わし、φ０は単位磁束量
子を表わす。上式の右辺は、各ループ回路に印加される
磁束に対応する。
２π・θＴ (1) ＭＣＩＬＥ＝（Ｌ１＋２Ｌ２）Ｉ０ｓｉｎθＣ＋Φ０／
２π・θＣ (2) 但し、θＴはジョセフソン接合６の位相差、θＣはジョ
セフソン接合１４の位相差を表わし、φ０は単位磁束量
子を表わす。上式の右辺は、各ループ回路に印加される
磁束に対応する。
第２図は各々のマスター回路の動作を説明するためのも
ので、上式(1)，(2)をグラフに表わしたものであり、横
軸θＴまたはθＣ、縦軸は各ループ回路に印加される磁
束を表わす。ラッチ・イネーブル信号によって、動作点
が、真信号用ループ回路では21、補信号用ループ回路で
は22または23に移動する様にＭＴＩＬＥ，ＭＣＩＬＥの
値を決める。今、負のサイクルであるとし、真補各信号
用ループ回路の動作点はそれぞれ21，22と仮定する。
ので、上式(1)，(2)をグラフに表わしたものであり、横
軸θＴまたはθＣ、縦軸は各ループ回路に印加される磁
束を表わす。ラッチ・イネーブル信号によって、動作点
が、真信号用ループ回路では21、補信号用ループ回路で
は22または23に移動する様にＭＴＩＬＥ，ＭＣＩＬＥの
値を決める。今、負のサイクルであるとし、真補各信号
用ループ回路の動作点はそれぞれ21，22と仮定する。
さて、次にデータ信号流入端子１６を通してデータ信号
が入力されると、それは抵抗17と18の逆比に分割され、
真補信号用マスター回路に入力される。各々のマスター
回路に入力されるデータ信号の大きさをＩＤＴ，ＩＤＣ
とすると、各マスター回路において、次式が成立する。
が入力されると、それは抵抗17と18の逆比に分割され、
真補信号用マスター回路に入力される。各々のマスター
回路に入力されるデータ信号の大きさをＩＤＴ，ＩＤＣ
とすると、各マスター回路において、次式が成立する。
Ｌ１ＩＤＴ＝（Ｌ１＋２Ｌ２）Ｉ０ｓｉｎθＴ＋Φ０／
２πθＴ＋ｍＴφ０ Ｌ１ＩＤＣ＝（Ｌ１＋２Ｌ２）Ｉ０ｓｉｎθＣ＋Φ０／
２πθＣ＋ｍＣφ０ 上式の左辺は、各マスター回路に印加される磁束であ
り、第２図のグラフがそのまま適用できる。以後データ
“１”が入力された場合(a)とデータ“０”が入力され
た場合(b)とに分けて、ラッチ回路の動作説明を行な
う。
２πθＴ＋ｍＴφ０ Ｌ１ＩＤＣ＝（Ｌ１＋２Ｌ２）Ｉ０ｓｉｎθＣ＋Φ０／
２πθＣ＋ｍＣφ０ 上式の左辺は、各マスター回路に印加される磁束であ
り、第２図のグラフがそのまま適用できる。以後データ
“１”が入力された場合(a)とデータ“０”が入力され
た場合(b)とに分けて、ラッチ回路の動作説明を行な
う。
(a)データ“１”が入力されると、各マスター回路に磁
束Ｌ１ＩＤＴ，Ｌ１ＩＤＣが入力され、動作点はそれぞ
れ24，25に移動する。ゲート電流が立ち下がると、各々
の動作点は23，21に移動する。23は循環電流の流れてい
る状態、21は循環電流の無い状態であり、真補信号用ル
ープにそれぞれデータ“１”，“０”が書き込まれたこ
とになる。次のサイクルのゲート電流の立ち上がり部分
で貯えられたデータの読み出しが行なわれる。真信号用
の読み出し回路が電圧状態、補信号用の読み出し回路が
零電圧状態となり、各々のマスター回路から“１”と
“０”が出力される。続いてパルス状のラッチイネーブ
ル信号が入力されると、動作点はそれぞれ26，27に移動
する。ラッチイネーブル信号が取り去られると、各々の
動作点は21，22に移動し、データ“０”，“１”の状態
にリセットされる。
束Ｌ１ＩＤＴ，Ｌ１ＩＤＣが入力され、動作点はそれぞ
れ24，25に移動する。ゲート電流が立ち下がると、各々
の動作点は23，21に移動する。23は循環電流の流れてい
る状態、21は循環電流の無い状態であり、真補信号用ル
ープにそれぞれデータ“１”，“０”が書き込まれたこ
とになる。次のサイクルのゲート電流の立ち上がり部分
で貯えられたデータの読み出しが行なわれる。真信号用
の読み出し回路が電圧状態、補信号用の読み出し回路が
零電圧状態となり、各々のマスター回路から“１”と
“０”が出力される。続いてパルス状のラッチイネーブ
ル信号が入力されると、動作点はそれぞれ26，27に移動
する。ラッチイネーブル信号が取り去られると、各々の
動作点は21，22に移動し、データ“０”，“１”の状態
にリセットされる。
(b)一方データ“０”がデータ信号流入線より入力され
ると、真補信号用マスター回路の動作点はそれぞれ21，
22のままであり、各々“０”−，“１”が書き込まれた
状態である。次のサイクルのゲート電流の立ち上がり部
分で貯えられたデータの読み出しが行なわれる。ゲート
電流によって真信号用の読み出し回路が零電圧状態、補
信号用ループの読み出し回路が電圧状態となり、各々の
マスター回路から“０”，“１”が出力される。続いて
パルス状のラッチイネーブル信号が入力されると、動作
点はそれぞれ26，27に移動する。ラッチイネーブル信号
が取り去られると各々の動作点は21，22に移動し、デー
タ“０”，“１”の状態にリセットされる。
ると、真補信号用マスター回路の動作点はそれぞれ21，
22のままであり、各々“０”−，“１”が書き込まれた
状態である。次のサイクルのゲート電流の立ち上がり部
分で貯えられたデータの読み出しが行なわれる。ゲート
電流によって真信号用の読み出し回路が零電圧状態、補
信号用ループの読み出し回路が電圧状態となり、各々の
マスター回路から“０”，“１”が出力される。続いて
パルス状のラッチイネーブル信号が入力されると、動作
点はそれぞれ26，27に移動する。ラッチイネーブル信号
が取り去られると各々の動作点は21，22に移動し、デー
タ“０”，“１”の状態にリセットされる。
極性の異なるクロックでは、前記説明と反対の極性の電
流によって、ラッチ回路の動作が行なわれる。
流によって、ラッチ回路の動作が行なわれる。
正常動作するための、ラッチイネーブル信号とデータ信
号のつくる磁束の大きさの範囲は、真信号用マスター回
路と補信号用マスター回路とでは異なっている。真信号
用マスター回路では、ラッチイネーブル信号のつくる磁
束が動作点28に対応する磁束と動作点29に対応する磁束
の間の大きさ、データ信号のつくる磁束が動作点２９に
対応する磁束以上の大きさであればよい。補信号用マス
ター回路では、ラッチイネーブル信号のつくる磁束が動
作点29に対応する磁束以上の大きさの磁束、データ信号
のつくる磁束が動作点28に対応する磁束と動作点29に対
応する磁束の間の大きさであればよい。ラッチイネーブ
ル信号とデータ信号のつくる磁束が上述の如くなる様に
磁気結合トランスフォ−マ７と１２，１０と１３におけ
る相互インダクタンス及び抵抗１７，１８の値を決め
る。
号のつくる磁束の大きさの範囲は、真信号用マスター回
路と補信号用マスター回路とでは異なっている。真信号
用マスター回路では、ラッチイネーブル信号のつくる磁
束が動作点28に対応する磁束と動作点29に対応する磁束
の間の大きさ、データ信号のつくる磁束が動作点２９に
対応する磁束以上の大きさであればよい。補信号用マス
ター回路では、ラッチイネーブル信号のつくる磁束が動
作点29に対応する磁束以上の大きさの磁束、データ信号
のつくる磁束が動作点28に対応する磁束と動作点29に対
応する磁束の間の大きさであればよい。ラッチイネーブ
ル信号とデータ信号のつくる磁束が上述の如くなる様に
磁気結合トランスフォ−マ７と１２，１０と１３におけ
る相互インダクタンス及び抵抗１７，１８の値を決め
る。
この様にして、真信号用マスター回路では、データ
“０”，“１”に循環電流の「無」、「有」を、補信号
用マスター回路では、データ“０”，“１”に循環電流
の「有」、「無」を対応させている。
“０”，“１”に循環電流の「無」、「有」を、補信号
用マスター回路では、データ“０”，“１”に循環電流
の「有」、「無」を対応させている。
読み出しは、ゲート電流が立ち上がる際、循環電流の存
在するマスター回路の方の読み出し回路を先にスイッチ
させればよい。真補二つの信号が出力される。
在するマスター回路の方の読み出し回路を先にスイッチ
させればよい。真補二つの信号が出力される。
本ラッチ回路の読み出しでは、真信号用と補信号用の２
個のマスター回路があるため、データ“０”，“１”が
貯えられている時の読み出し回路の臨界電流値をIm
(0)，Im(1)とすると、 Im(1)＜Im(0) が成立していればよい。従来例の真信号のみを出力する
ラッチ回路では、前記の通り、電流の基準となる臨界電
流値ＩＪのジョセフソン接合を採用する必要があったた
め、 Im(1)＜ＩＪ＜Im(0) なる条件が課せられていた。本ラッチ回路は、その条件
を減らし、製造プロセス上の回路パラメータの設計値か
らのずれに対する許容度が大きい。
個のマスター回路があるため、データ“０”，“１”が
貯えられている時の読み出し回路の臨界電流値をIm
(0)，Im(1)とすると、 Im(1)＜Im(0) が成立していればよい。従来例の真信号のみを出力する
ラッチ回路では、前記の通り、電流の基準となる臨界電
流値ＩＪのジョセフソン接合を採用する必要があったた
め、 Im(1)＜ＩＪ＜Im(0) なる条件が課せられていた。本ラッチ回路は、その条件
を減らし、製造プロセス上の回路パラメータの設計値か
らのずれに対する許容度が大きい。
以上の説明からわかる様に、真信号用と補信号用にマス
ター回路をそれぞれ用意することにより、真補両信号を
出力する路回路パラメータの設計値からのずれに対する
許容度の高いラッチ回路が得られる。
ター回路をそれぞれ用意することにより、真補両信号を
出力する路回路パラメータの設計値からのずれに対する
許容度の高いラッチ回路が得られる。
尚本実施例では電流流出端子８をインダクタンス３と７
の中間に設けたが、ジョセフソン接合１とインダクタン
ス３の中間であってもよい。
の中間に設けたが、ジョセフソン接合１とインダクタン
ス３の中間であってもよい。
また、真補各信号用ループ回路に各々一つの読み出しゲ
ートを設置しているが、これを複数個にしてもよい。ま
た当技術分野で広く知られている様に共振防止のため、
抵抗をジョセフソン接合６に並列に設けてもよい。
ートを設置しているが、これを複数個にしてもよい。ま
た当技術分野で広く知られている様に共振防止のため、
抵抗をジョセフソン接合６に並列に設けてもよい。
また、ジョセフソン接合６は複数個であってもよい。
更に、本実施例では、相互インダクタンスＭＴ，ＭＣの
値を調整するため、インダクタンス１２と１５の電流分
割回路１１を設けたが、相互インダクタンスの調整法は
幅の異なるストリップラインを、絶縁層を介して重ねる
方法でも良い。
値を調整するため、インダクタンス１２と１５の電流分
割回路１１を設けたが、相互インダクタンスの調整法は
幅の異なるストリップラインを、絶縁層を介して重ねる
方法でも良い。
（発明の効果） 本発明は、従来真信号しか出力できず、３個の臨界電流
値Im(1)，ＩＪ，Im(0)が Im(1)＜ＩＪ＜Im(0) を満たす様に回路パラメータを制御する必要のあったラ
ッチ回路に代わる、真信号用と補信号用に２個のマスタ
ー回路を有し、２個の臨界電流値 Im(1)，Im(0)が Im(1)＜Im(0) を満たせばよい、製造プロセス上の回路パラメータの設
計値からのずれに対して許容度の高いラッチ回路を提供
した。
値Im(1)，ＩＪ，Im(0)が Im(1)＜ＩＪ＜Im(0) を満たす様に回路パラメータを制御する必要のあったラ
ッチ回路に代わる、真信号用と補信号用に２個のマスタ
ー回路を有し、２個の臨界電流値 Im(1)，Im(0)が Im(1)＜Im(0) を満たせばよい、製造プロセス上の回路パラメータの設
計値からのずれに対して許容度の高いラッチ回路を提供
した。
第１図は本発明の実施例を示した回路図、第２図は電源
バスの電圧の時間変化を表わした図、第３図、第４図は
従来例を表わす図。 1,2,6,14…ジョセフソン接合、3,7,10,12,15…インダク
タンス、４…ゲート電流供給線、５…出力線、８…電流
流出端子、９…ラッチイネーブル線、１１…電流分割回
路、１６…データ信号流入端子、17,18…抵抗、21〜29
…動作点、41,42,46…ジョセフソン接合、43,44,45…イ
ンダクタンス、４７…データ信号流入端子、４８…ラッ
チイネーブル線
バスの電圧の時間変化を表わした図、第３図、第４図は
従来例を表わす図。 1,2,6,14…ジョセフソン接合、3,7,10,12,15…インダク
タンス、４…ゲート電流供給線、５…出力線、８…電流
流出端子、９…ラッチイネーブル線、１１…電流分割回
路、１６…データ信号流入端子、17,18…抵抗、21〜29
…動作点、41,42,46…ジョセフソン接合、43,44,45…イ
ンダクタンス、４７…データ信号流入端子、４８…ラッ
チイネーブル線
Claims (1)
- 【請求項１】複数個のジョセフソン接合のそれぞれの一
端が第1のインダクタンスを介して互に結合し、該複数
個のジョセフソン接合それぞれの他端がともにゲート電
流供給源と出力線に接続された読み出し回路と、単一ま
たは複数個の直列接続されたジョセフソン接合、ラッチ
イネーブル信号線と磁気的に結合した第2のインダクタ
ンス、および前記第1のインダクタンスよりなるループ
上に、データ信号流入端子と電流流出端子を接続したル
ープ回路とからなるマスター・スレーブ回路を2個設
け、これらをそれぞれ真信号用回路、補信号用回路と
し、ラッチイネーブル信号線は該2個の回路と直列に結
合するように配置し、データ信号線は抵抗分割されるこ
とで該2個の回路と並列に接続し、真信号用回路に誘起
されるラッチイネーブル信号の磁気誘導電流は補信号用
回路に誘起される同様の電流より小さくなるよう相互イ
ンダクタンス値を選ぶか、インダクタンスで構成される
電流分割回路を設け、抵抗で分割されて真信号用回路に
流れるデータ信号電流は補信号用回路を流れる同様の電
流より大きくなるよう前記抵抗値を選んだことを特徴と
するジョセフソン効果を用いたラッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011930A JPH061889B2 (ja) | 1985-01-25 | 1985-01-25 | ジヨセフソン効果を用いたラツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60011930A JPH061889B2 (ja) | 1985-01-25 | 1985-01-25 | ジヨセフソン効果を用いたラツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61171220A JPS61171220A (ja) | 1986-08-01 |
| JPH061889B2 true JPH061889B2 (ja) | 1994-01-05 |
Family
ID=11791390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60011930A Expired - Lifetime JPH061889B2 (ja) | 1985-01-25 | 1985-01-25 | ジヨセフソン効果を用いたラツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061889B2 (ja) |
-
1985
- 1985-01-25 JP JP60011930A patent/JPH061889B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61171220A (ja) | 1986-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH026456B2 (ja) | ||
| JPH0230209B2 (ja) | ||
| EP0087764A1 (en) | Josephson pulse generator of current injection type | |
| JPS61171220A (ja) | ジヨセフソン効果を用いたラツチ回路 | |
| US4603265A (en) | Josephson device | |
| JPH0215898B2 (ja) | ||
| JPH0626302B2 (ja) | ジヨセフソンマスタ−スレ−ブフリツプフロツプ | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH0136199B2 (ja) | ||
| US3746888A (en) | Magnetic firing circuits | |
| JPH0226417B2 (ja) | ||
| JPH0693610B2 (ja) | 超電導論理回路 | |
| JPS6338893B2 (ja) | ||
| JPS607692A (ja) | ジヨセフソン双対信号保持回路 | |
| JPH0342019B2 (ja) | ||
| JPH0425640B2 (ja) | ||
| JPH10322173A (ja) | ジョセフソンラッチ回路 | |
| JPS59165525A (ja) | ジヨセフソン素子を用いた分周器 | |
| JPS5830236A (ja) | 超伝導論理回路 | |
| JPH0342020B2 (ja) | ||
| JPS59210722A (ja) | 超電導フリツプフロツプ回路 | |
| HU186910B (en) | Digital a,c. stabilizing circuit arrangement | |
| JPH043039B2 (ja) | ||
| JPH043038B2 (ja) | ||
| JPH0211928B2 (ja) |