JPH0628300B2 - 相補型ｍｉｓ集積回路の静電気保護装置 - Google Patents
相補型ｍｉｓ集積回路の静電気保護装置Info
- Publication number
- JPH0628300B2 JPH0628300B2 JP62200176A JP20017687A JPH0628300B2 JP H0628300 B2 JPH0628300 B2 JP H0628300B2 JP 62200176 A JP62200176 A JP 62200176A JP 20017687 A JP20017687 A JP 20017687A JP H0628300 B2 JPH0628300 B2 JP H0628300B2
- Authority
- JP
- Japan
- Prior art keywords
- mis transistor
- integrated circuit
- static electricity
- protection device
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は相補型ＭＩＳ集積回路の静電気保護装置に関
し、特に保護素子として用いられる定常時非導通のＭＩ
Ｓトランジスタオゲート絶縁膜を保護するように形成さ
れる相補型ＭＩＳ集積回路の静電気保護装置に関する。
し、特に保護素子として用いられる定常時非導通のＭＩ
Ｓトランジスタオゲート絶縁膜を保護するように形成さ
れる相補型ＭＩＳ集積回路の静電気保護装置に関する。
従来、この主の相補型ＭＩＳ集積回路の静電気保護装置
においては、保護素子として定常時非導通のＭＩＳトラ
ンジスタが用いられており、前記ＭＩＳトランジスタの
ゲートは、直接電源端子に金属配線により接続される
か、または、第３図に一例の回路図が示されるように、
内部回路に対する保護素子として作用するＰチャネルＭ
ＩＳトランジスタ１−１およびＮチャネルＭＩＳトラン
ジスタ１−２に対して、それぞれ抵抗４−１および４−
２が接続されているのが一般である。
においては、保護素子として定常時非導通のＭＩＳトラ
ンジスタが用いられており、前記ＭＩＳトランジスタの
ゲートは、直接電源端子に金属配線により接続される
か、または、第３図に一例の回路図が示されるように、
内部回路に対する保護素子として作用するＰチャネルＭ
ＩＳトランジスタ１−１およびＮチャネルＭＩＳトラン
ジスタ１−２に対して、それぞれ抵抗４−１および４−
２が接続されているのが一般である。
上述した従来のＭＩＳ集積回路の静電気保護装置におい
ては、例えば保護素子として用いられているＭＩＳトラ
ンジスタのゲートが直接電源端子等に接続されている場
合には、静電気印加時にゲート絶縁膜に高電界が加わ
り、絶縁膜が破壊される可能性がある。特に、ＭＩＳト
ランジスタのゲート絶縁膜の薄膜化にともない、その危
険性が更に増大してゆくという欠点がある。また、第３
図に示れるように、抵抗を接続する方法においては、そ
の抵抗値の設定が容易でないという欠点がある。
ては、例えば保護素子として用いられているＭＩＳトラ
ンジスタのゲートが直接電源端子等に接続されている場
合には、静電気印加時にゲート絶縁膜に高電界が加わ
り、絶縁膜が破壊される可能性がある。特に、ＭＩＳト
ランジスタのゲート絶縁膜の薄膜化にともない、その危
険性が更に増大してゆくという欠点がある。また、第３
図に示れるように、抵抗を接続する方法においては、そ
の抵抗値の設定が容易でないという欠点がある。
本発明の相補型ＭＩＳ集積回路の静電気保護装置は、相
補型ＭＩＳ集積回路の端子の静電気に対する保護素子と
して、定常時非導通のＭＩＳトランジスタを用いる静電
気保護装置において、前記ＭＩＳトランジスタを非導通
状態とするために、前記ＭＩＳトランジスタのゲート電
極に所定の電位を供給する、同一電源系の相補型ＭＩＳ
トランジスタから成るインバータを備えて構成される。
補型ＭＩＳ集積回路の端子の静電気に対する保護素子と
して、定常時非導通のＭＩＳトランジスタを用いる静電
気保護装置において、前記ＭＩＳトランジスタを非導通
状態とするために、前記ＭＩＳトランジスタのゲート電
極に所定の電位を供給する、同一電源系の相補型ＭＩＳ
トランジスタから成るインバータを備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の回路図である。第１図
に示されるように、本実施例は、抵抗３を介して端子５
１に連結される内部回路に対応して、ＰチャンネルＭＩ
Ｓトランジスタ１−１と、ＮチャネルＭＩＳトランジス
タ１−２と、インバータ２−１および２−２と、を備え
て構成される。
に示されるように、本実施例は、抵抗３を介して端子５
１に連結される内部回路に対応して、ＰチャンネルＭＩ
Ｓトランジスタ１−１と、ＮチャネルＭＩＳトランジス
タ１−２と、インバータ２−１および２−２と、を備え
て構成される。
第１図において、ＰチャネルＭＩＳトランジスタ１−１
およびＮチャネルＭＩＳトランジスタ１−２は、内部回
路に対する保護素子の役割を負っており、それぞれのＭ
ＩＳトランジスタのゲート電位は、それぞれ相補型ＭＩ
Ｓトランジスタから成るインバータ２−１および２−２
を介して供給される。
およびＮチャネルＭＩＳトランジスタ１−２は、内部回
路に対する保護素子の役割を負っており、それぞれのＭ
ＩＳトランジスタのゲート電位は、それぞれ相補型ＭＩ
Ｓトランジスタから成るインバータ２−１および２−２
を介して供給される。
今、端子５１と接地電源との間に正の静電気が印加され
た場合を考える。ＮチャネルＭＩＳトランジスタ１−２
のドレンインとゲートとの間に一時的に高電界が加わる
が、ドレインとゲート間のカップリング容量を介して交
流的な電流が流れ、相補型のインバータ２−２を通して
接地電源に放出される。この時、ＮチャネルＭＩＳトラ
ンジスタ１−２と、インバータ２−２を形成する相補型
ＭＩＳトランジスタのβの値をβ1-2 およびβ2-2 と
し、β2-2 ≦β1-2 ／１０程度の関係に設定しておくこ
とにより、上述の放電時のインバータ２−２のオン抵抗
を十分に高くし、ＮチャネルＭＩＳトランジスタ１−２
のゲートとドレイン間の電界を十分に低く抑えることが
可能となる。また、電源電圧ＶDDが供給される電源と端
子５１との間に負の静電気が印加された場合において
も、同様にＰチャネルＭＩＳトランジスタ１−１のゲー
トとドレインとの間の電界は十分に低い値に抑制され
る。従って、本発明により、内部回路に対する保護素子
として作用するＰチャネルＭＩＳトランジスタ１−１お
よびＮチャネルＭＩＳトランジスタ１−２のゲート絶縁
膜に対する保護能力が著しく高められる。
た場合を考える。ＮチャネルＭＩＳトランジスタ１−２
のドレンインとゲートとの間に一時的に高電界が加わる
が、ドレインとゲート間のカップリング容量を介して交
流的な電流が流れ、相補型のインバータ２−２を通して
接地電源に放出される。この時、ＮチャネルＭＩＳトラ
ンジスタ１−２と、インバータ２−２を形成する相補型
ＭＩＳトランジスタのβの値をβ1-2 およびβ2-2 と
し、β2-2 ≦β1-2 ／１０程度の関係に設定しておくこ
とにより、上述の放電時のインバータ２−２のオン抵抗
を十分に高くし、ＮチャネルＭＩＳトランジスタ１−２
のゲートとドレイン間の電界を十分に低く抑えることが
可能となる。また、電源電圧ＶDDが供給される電源と端
子５１との間に負の静電気が印加された場合において
も、同様にＰチャネルＭＩＳトランジスタ１−１のゲー
トとドレインとの間の電界は十分に低い値に抑制され
る。従って、本発明により、内部回路に対する保護素子
として作用するＰチャネルＭＩＳトランジスタ１−１お
よびＮチャネルＭＩＳトランジスタ１−２のゲート絶縁
膜に対する保護能力が著しく高められる。
なお、ＰチャネルＭＩＳトランジスタ１−１およびＮチ
ャネルＭＩＳトランジスタ１−２の大きさ（β∝Ｗ）に
比例して、インバータ２−１およびβの値を設計するこ
とができるため、第３図に示される従来例の抵抗値を設
定する場合に比較して設計が容易であるという利点があ
る。すなわち、本発明により、保護素子として作用する
ＭＩＳトランジズタのゲート絶縁膜に対する保護能力が
高められ、且つ設計の容易な静電気保護回路が実現され
る。
ャネルＭＩＳトランジスタ１−２の大きさ（β∝Ｗ）に
比例して、インバータ２−１およびβの値を設計するこ
とができるため、第３図に示される従来例の抵抗値を設
定する場合に比較して設計が容易であるという利点があ
る。すなわち、本発明により、保護素子として作用する
ＭＩＳトランジズタのゲート絶縁膜に対する保護能力が
高められ、且つ設計の容易な静電気保護回路が実現され
る。
第２図は本発明の第２の実施例の回路図である。
第２図に示されるように、本実施例は、抵抗３を介して
端子５１に連結される内部回路に対応して、Ｐチャネル
ＭＩＳトランジスタ１−１と、ＮチャネルＭＩＳトラン
ジスタ１−２と、インバータ２−１および２−２と、抵
抗４−１および４−２と、を備えて構成される。
端子５１に連結される内部回路に対応して、Ｐチャネル
ＭＩＳトランジスタ１−１と、ＮチャネルＭＩＳトラン
ジスタ１−２と、インバータ２−１および２−２と、抵
抗４−１および４−２と、を備えて構成される。
第２図より明らかなように、第２の実施例の前記第１の
実施例と異なる点は、ゲート電位供給用のインバータ２
−１の入力側と接地電源との間に抵抗４−１が挿入さ
れ、インバータ２−２の入力側と電源との間に抵抗４−
２が挿入されていることである。この抵抗４−１および
４−２付加により、インバータ２−１および２−２のゲ
ート絶縁膜に対する保護能力が更に向上され、前記第１
の実施例に比較して更に高信頼度の集積回路が実現され
るという利点がある。
実施例と異なる点は、ゲート電位供給用のインバータ２
−１の入力側と接地電源との間に抵抗４−１が挿入さ
れ、インバータ２−２の入力側と電源との間に抵抗４−
２が挿入されていることである。この抵抗４−１および
４−２付加により、インバータ２−１および２−２のゲ
ート絶縁膜に対する保護能力が更に向上され、前記第１
の実施例に比較して更に高信頼度の集積回路が実現され
るという利点がある。
以上説明したように、本発明は静電気に対する保護素子
として作用する定常時非導通のＭＩＳトランジスタのゲ
ート電位を、同一電源系の相補型ＭＩＳトランジスタか
ら成るインバーターを介して供給することにより、保護
素子としての前記ＭＩＳトランジスタのゲート絶縁膜に
対する保護能力を高め、高信頼度の集積回路を提供する
ことができるという効果がある。
として作用する定常時非導通のＭＩＳトランジスタのゲ
ート電位を、同一電源系の相補型ＭＩＳトランジスタか
ら成るインバーターを介して供給することにより、保護
素子としての前記ＭＩＳトランジスタのゲート絶縁膜に
対する保護能力を高め、高信頼度の集積回路を提供する
ことができるという効果がある。
第１図および第２図は、それぞれ本発明の第１および第
２の実施例の回路図、第３図は、従来の相補型ＭＩＳ集
積回路の静電気保護装置の回路図である。 図において、１−１……ＰチャネルＭＩＳトランジス
タ、１−２……ＮチャネルＭＩＳトランジスタ、２−
１、２−２……インバータ、３、４−１、４−２……抵
抗。
２の実施例の回路図、第３図は、従来の相補型ＭＩＳ集
積回路の静電気保護装置の回路図である。 図において、１−１……ＰチャネルＭＩＳトランジス
タ、１−２……ＮチャネルＭＩＳトランジスタ、２−
１、２−２……インバータ、３、４−１、４−２……抵
抗。
Claims (1)
- 【請求項１】相補型ＭＩＳ集積回路の端子の静電気に対
する保護素子として、定常時非導通のＭＩＳトランジス
タを用いる静電気保護装置において、前記ＭＩＳトラン
ジスタを非導通状態とするために、前記ＭＩＳトランジ
スタのゲート電極に所定の電位を供給する、同一電源系
の相補型ＭＩＳトランジスタから成るインバータを備え
ることを特徴とする相補型ＭＩＳ集積回路の静電気保護
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200176A JPH0628300B2 (ja) | 1987-08-10 | 1987-08-10 | 相補型ｍｉｓ集積回路の静電気保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62200176A JPH0628300B2 (ja) | 1987-08-10 | 1987-08-10 | 相補型ｍｉｓ集積回路の静電気保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6442855A JPS6442855A (en) | 1989-02-15 |
| JPH0628300B2 true JPH0628300B2 (ja) | 1994-04-13 |
Family
ID=16420058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62200176A Expired - Lifetime JPH0628300B2 (ja) | 1987-08-10 | 1987-08-10 | 相補型ｍｉｓ集積回路の静電気保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628300B2 (ja) |
-
1987
- 1987-08-10 JP JP62200176A patent/JPH0628300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6442855A (en) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| TW399315B (en) | The semiconductor integrated circuit with a static-discharging protection circuit | |
| JPS5815321A (ja) | 相補型ｍｏｓ装置の駆動回路 | |
| JPH07101710B2 (ja) | Ｍｉｓ集積回路の静電気保護装置 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| US6653884B2 (en) | Input interface circuit for semiconductor integrated circuit device | |
| JPH0379120A (ja) | 入力保護回路 | |
| JP2598147B2 (ja) | 半導体集積回路 | |
| JP2904962B2 (ja) | 昇圧装置 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JP3250249B2 (ja) | 定電流充電回路 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| JP3064573B2 (ja) | 昇圧回路 | |
| JPH0316648B2 (ja) | ||
| JPS5713819A (en) | Output interface circuit | |
| JPH02298069A (ja) | 半導体集積回路 | |
| JPS63236362A (ja) | 半導体装置 | |
| JPH03139121A (ja) | 半導体装置 | |
| JPH01253951A (ja) | 半導体集積回路 | |
| JPS6395667A (ja) | 入力保護装置 | |
| JPS63157472A (ja) | 入力端子保護回路 | |
| JPH0227567Y2 (ja) | ||
| JPS6164151A (ja) | 入力保護回路 | |
| JPS62152155A (ja) | Ｃ−ｍｏｓ ｌｓｉの保護回路 | |
| JPS63119251A (ja) | Ｃ−ｍｏｓ型電界効果トランジスタ |