JPH0527272B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、シリコン基板上のMOSFETの製造
方法に関するものである。

（従来技術） シリコン基板上のMOSFETは集積回路に広く
用いられており、さらに集積密度を大きくするた
め、素子寸法の微細化がはらられている。これに
伴いMOSFETのゲート酸化膜も20nｍ程度の薄
い膜も用いられるようになつた。ところが従来の
MOSFETの製造方法では、ゲート酸化膜をシリ
コン基板の素子領域に熱酸化により形成した後
に、ゲート電極、ソース、ドレイン領域の形成な
ど各種の処理工程を経るため次に示す問題があ
り、素子寸法を微細化しゲート酸化膜を薄くする
と歩留りの良い素子形成が困難であるという欠点
があつた。すなわち、(イ)ゲート酸化膜形成後、ゲ
ート電極材の堆積を行うまでの間の汚染により、
ゲート酸化膜の絶縁耐圧が劣化する。(ロ)ゲート酸
化膜形成後に、イオン衝撃を利用した工程、たと
えばプラズマCVD法、スパツタ法による膜堆積、
反応性イオンエツチング法によるパタン加工、あ
るいは不純物イオン打込み等を用いると、帯電に
よりゲート酸化膜が絶縁破壊を起こす。(ハ)ゲート
酸化膜形成後に、ゲート電極材のアニールや、不
純物イオンの活性化のため高温の熱処理を行なう
と、ゲート電極材の拡散が起り、ゲート酸化膜の
侵食破壊を起こす。

これらは素子微細化にともない、ゲート酸化膜
がますます薄くなること、素子製造がイオン利用
技術にますます頼らざるを得ないことにより、素
子製造上大きな問題点として顕在化されつつあ
る。

（発明の目的） 本発明はこれらの欠点を除去するために提案さ
れたもので、ゲート電極の形成後にゲート電極と
シリコン基板の界面での反応によつてゲート酸化
膜を形成することを特徴とし、その目的は素子製
造中に薄いゲート酸化膜の絶縁破壊を生ずること
なく歩留り良くMOSFETを形成することにあ
る。

（発明の構成） 上記の目的を達成するため、本発明はシリコン
基板上にMOSFETを製造する工程において、素
子領域となるべきシリコン露出領域を覆つて酸素
を含有する金属層を堆積する工程と、該金属層を
エツチングしゲート電極を形成する工程と、還元
性ガス種を透過し、かつ該金属から発生する酸素
の透過を抑制する層間絶縁膜を堆積する工程と、
該還元性ガス種を含む雰囲気中の熱処理により、
前記シリコン基板と前記ゲート電極の界面にゲー
ト酸化膜を生成する工程とを順に含むことを特徴
とするMOSFETの製造方法を発明の要旨とする
ものである。

次に本発明の実施例を説明する。なお実施例は
一つの例示であつて、本発明の精神を逸脱しない
範囲で、種々の変更あるいは改良を行いうること
は云うまでもない。

本発明はシリコンと酸素を含む金属との界面に
おいて、熱処理により該界面にシリコン酸化膜が
形成される反応を利用する。この反応を利用すれ
ば、シリコン酸化膜からなるゲート酸化膜の形成
をゲート電極形成後に実施できるので、ゲート酸
化膜の表面汚染やゲート電極形成時の破壊を回避
することができる。さらにゲート電極材のアニー
ル等のために、従来はゲート酸化膜形成後に行な
つていた高温の熱処理を、ゲート酸化膜形成と同
時に行なうことができ、酸化膜形成後の熱処理に
よるゲート酸化膜の破壊を回避できる。

本発明で用いるシリコン酸化膜の形成反応は以
下の原理に基づく。一般にシリコンと酸素の親和
力は金属と酸素の親和力より大きいため、シリコ
ンに酸素を含む金属が接しているとすれば、常温
で変化は見られないが、高温に曝すとシリコンの
酸化が生じる。高温では、金属自体の再結晶や、
金属中の酸素の拡散係数の増大により、酸素がシ
リコンに結びつく確率が増加するが、効率よくシ
リコン酸化膜を形成するためには、次の２条件が
必要である。すなわち、還元性雰囲気中での熱処
理を行ない、金属中の酸素の遊離を促進すると共
に、金属上に酸素を透過しない膜を設け、外部へ
の酸素の放出を抑制することである。

以上の原理から本発明の製造方法では、次の要
件を満足する必要がある。まず金属の種類である
が、酸化膜形成熱処理の温度（800〜1100℃）に
おいて、金属酸化物とシリコンの反応における自
由エネルギーの変化が負であることが、上記反応
を起させる基本要件である。さらに酸素を含有し
得て、なおかつ高温で安定な金属を選ぶ必要があ
る。これらの要件を満足する金属としては、モリ
ブデン、タングステン、クロム、バナジウム、ニ
オブ、タンタルが挙げられる。中でもモリブデ
ン、タングステンは酸素を含有しても比抵抗が小
であり、耐熱性に優れているため、本発明の製造
方法に適している。

一方、前述のようにシリコン酸化膜形成には金
属中の酸素が使われるため、シリコン酸化膜形成
の再現性を良くするためには熱処理条件などと共
に金属中の酸素量の制御が重要な要件となる。金
属中に酸素を含有させる方法としては、微量酸素
中での蒸着法、化学的気相成長法、あるいは酸素
を含有するガス雰囲気中でのスパツタ法を用いる
ことが可能である。特にスパツタ法を用いると、
ガス分圧調整により金属中の酸素量を広く変化さ
せることができ、しこも再現性よく制御しうるこ
とを見出した。たとえば金属の種類にも依存する
が、スパツタ時の酸素分圧により、金属中の酸素
量を40at.％まで制御でき、シリコン酸化膜形成
に十分な酸素量を含有させることができた。

シリコン酸化膜形成のための熱処理時の雰囲気
としては、金属中の酸素の遊離を促進するため、
金属に対して還元性のガス種を含むことが必要で
あり、物質中の透過性が優れた水素を含む還元性
雰囲気が適しているが、原理的にこれに限定され
るものではない。

さらに、熱処理時に金属から遊離した酸素をシ
リコンの界面での反応に有効に用いるためには、
酸素の金属表面から外部への放出を抑制すること
が重要である。このため、前述の還元性のガス種
は透過するが、酸素の放出は抑制できる膜を金属
上に堆積することが必要である。この膜の材質と
しては、半導体素子の層間絶縁膜として良く用い
られ、水素は良く透過するのに比べ酸素は透過し
にくい二酸化シリコン膜が適しているが、上記の
条件を満足していれば、これに限定されるもので
はない。

なお水素を含む還元性雰囲気中の熱処理を用い
ると、シリコン酸化膜厚は、金属中の酸素量、熱
処理温度、熱処理雰囲気中の水素含有量、熱処理
時間により制御でき、6nｍ〜50nｍ程度の膜厚は
容易に再現性良く形成できる。また、絶縁耐圧は
11MV／cm程度の良好な値となり、さらにシリコ
ンとシリコン酸化膜界面の表面準位は通常の熱酸
化で形成したものと同等であり、MOSFETのゲ
ート酸化膜として十分な特性を有する。

以下、本発明を実施例について説明する。

実施例 １ 第１図Ａ〜Ｇは本発明による第１の実施例であ
るｐチヤンネルMOSFETの製造方法を工程順に
示す。

比抵抗３〜５Ωcmの（100）面ｎ型シリコン基
板１の表面に水蒸気酸化法によりフイールド酸化
膜２を形成し、フオトエツチング工程により開口
して素子領域３を形成した。(A) 従来のMOSFETの製造方法では、次にゲート
酸化膜の形成を行なうのが通例であるが、本方法
ではゲート酸化膜形成を行なわず、素子領域３の
シリコン露出領域に直接ゲート電極となるべき酸
素を含むモリブデン４を約300nｍ堆積した。酸
素を含むモリブデンはアルゴンに酸素を約10％、
分圧で約0.13Pa混合したガス中での反応性スパツ
タ法により堆積した。モリブデン中には、約
30at.％の酸素が含まれるが、比抵抗は約３×
10^-5Ωcmとなり電極配線として使用可能であつ
た。(B) 次いでフオト工程によりゲート電極部をレジス
ト５で覆い、他の部分をCCl₂F₂と酸素を混合し
たガスによる反応性イオンエツチングで除去し、
ゲート電極６の形状加工を行なつた。(C) 次いでこのレジスト５とゲート電極６およびフ
イールド酸化膜２をマスクとして用い、B⁺イオ
ンを40KeVで５×10¹⁵個／cm²打込み、ソース、ド
レイン領域７，８を形成した。(D) 次いで、レジスト５を酸素プラズマ中で灰化し
て除去した後、ゲート酸化膜形成の熱処理時に水
素を透過し、かつ酸素のゲート電極金属表面から
の放出を抑制する膜として、二酸化シリコン膜９
をスパツタ法により約800nｍ堆積した。なお、
この二酸化シリコン膜９は層間絶縁膜としても機
能させた。(E) 次いで水素を50％含む窒素中で900℃60分の熱
処理を行ない、ゲート電極６とシリコン基板１の
界面に約50nｍのゲート酸化膜１０を形成した。
また、この熱処理により、ソース、ドレイン領域
７，８に打込んだ不純物の活性化を行ない、シー
ト抵抗を約50Ω／□にできた。(F) 次いでフオトエツチング工程により、コンタク
トホール１１，１２，１３をあけ、さらにアルミ
ニウム合金（シリコン3at.％含有）層をスパツタ
法により堆積した後に、フオトエツチング工程に
よりアルミニウム合金配線１４，１５，１６を形
成してMOSFETを製造した。(G) 本実施例により製造したｐチヤネルMOSFET
は従来法で製造したMOSFETと同等の特性を示
し、しきい値電圧は約−1.9Vであつた。また測
定以前の素子製造工程でゲート酸化膜が破壊され
ていた素子数を単位面積当りのゲート酸化膜の欠
陥に換算すると、約50個／cm²となり、工程中の絶
縁破壊の少ないMOSFETの形成が可能であつ
た。

実施例 ２ 実施例１において比抵抗３〜５Ωのｎ型基板の
代りに比抵抗３〜５Ω（100）面ｐ型基板を用い、
ソース、ドレイン領域形成のためB⁺イオンの代
りにA_S ⁺イオンを130KeVで５×10¹⁵個／cm²打込
むことにより、しきい値電圧約0.15Vのｎチヤネ
ルMOSFETを形成できた。このMOSFETの特
性は、従来法で製造したMOSFETと同等であ
り、ゲート酸化膜の絶縁破壊の数は実施例１と同
様に少なく、歩留りの良いMOSFETの形成が可
能であつた。

実施例 ３ 実施例１において酸素を含むモリブデンの代り
に酸素を含むタングステンを用い、水素を10％含
む窒素雰囲気中1000℃60分の熱処理を行なうこと
により、ゲート酸化膜厚が実施例１と同じ約50n
ｍのｐチヤネルMOSFETが形成でき、しきい値
電圧は約−1.5Vであつた。この場合にはゲート
電極をタングステンにしたことにより、電極の比
抵抗は約６×10^-5Ωcmとなつた。ゲート酸化膜の
絶縁破壊の数は、やはり実施例１と同様に少な
く、歩留りの良いMOSFETの形成が可能であつ
た。

（発明の効果） 以上説明したように本発明によれば、ゲート酸
化膜形成前にゲート電極の形成を終了しているた
め、ゲート酸化膜表面が大気に曝されず汚染によ
る絶縁耐圧の劣化が防止できると共に、ゲート電
極形成などの工程での帯電によるゲート酸化膜の
絶縁破壊を生ずることがなく、さらにゲート電極
材のアニールやソース、ドレイン領域の不純物活
性化などのため、従来はゲート酸化膜形成後に行
なつていた高温の熱処理を、ゲート酸化膜形成と
同時にでき、ゲート電極材の侵食によるゲート酸
化膜の破壊を回避できるので、薄いゲート酸化膜
のMOSFETを歩留り良く形成できる利点があ
る。

さらに同一熱処理によりゲート酸化膜の形成及
びソース、ドレイン領域の活性化を同時に行いう
るのでFETの製造能率を高めうる利点をも有す
る。

【図面の簡単な説明】

第１図は本発明のMOSFETの製造方法を工程
順に示したものである。 １……シリコン基板、２……フイールド酸化
膜、３……素子領域、４……酸素を含むモリブデ
ン、５……レジスト、６……ゲート電極、７，８
……ソース、ドレイン領域、９……二酸化シリコ
ン膜、１０……ゲート酸化膜、１１，１２，１３
……コンタクトホール、１４，１５，１６……ア
ルミニウム合金配線。

Claims (1)

1. 【特許請求の範囲】 １ シリコン基板上にMOSFETを製造する工程
   において、素子領域となるべきシリコン露出領域
   を覆つて酸素を含有する金属層を堆積する工程
   と、該金属層をエツチングしゲート電極を形成す
   る工程と、還元性ガス種を透過し、かつ該金属か
   ら発生する酸素の透過を抑制する層間絶縁膜を堆
   積する工程と、該還元性ガス種を含む雰囲気中の
   熱処理により、前記シリコン基板と前記ゲート電
   極の界面にゲート酸化膜を生成する工程とを順に
   含むことを特徴とするMOSFETの製造方法。 ２ 金属層として、モリブデン、タングステン、
   クロム、バナジウム、ニオブ、タンタルのいずれ
   かあるいはこれらの合金を用いることを特徴とす
   る特許請求の範囲第１項記載のMOSFETの製造
   方法。 ３ 酸素を含有する金属層の堆積方法として、酸
   素を含有するガス雰囲気中でスパツタ法により形
   成することを特徴とする特許請求の範囲第１項記
   載のMOSFETの製造方法。