JPH0629748A - シングルエンド差動電圧電流変換回路を有する平衡能動ミキサ - Google Patents
シングルエンド差動電圧電流変換回路を有する平衡能動ミキサInfo
- Publication number
- JPH0629748A JPH0629748A JP5080800A JP8080093A JPH0629748A JP H0629748 A JPH0629748 A JP H0629748A JP 5080800 A JP5080800 A JP 5080800A JP 8080093 A JP8080093 A JP 8080093A JP H0629748 A JPH0629748 A JP H0629748A
- Authority
- JP
- Japan
- Prior art keywords
- complementary
- pair
- current
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0019—Gilbert multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、動作速度が高く、直線性で歪みが
少な苦、広いダイナミック範囲を有する能動ミキサ回路
を提供することを目的としている。 【構成】 互いに整合されている相補的な変換電流信号
の第１の対と第２の対に入力電圧信号Ｖinを変換する１
対のシングルエンド入力の差動電圧電流変換回路Ｑ1 〜
Ｑ4 と、局部発振器信号によって変調された入力電圧信
号を表す１対の相補的な出力信号Ｖ0 を発生するための
変換電流信号の対の少なくとも１つおよび局部発振器信
号に応答する出力電力制御手段Ｑ11〜Ｑ14とを具備して
いることを特徴とする。変換回路は入力電圧信号Ｖinが
ベースに供給される第１の対の相補的なバイポーラトラ
ンジスタＱ1,Ｑ2 と、ベースが第１のトランジスタ対に
おける同じ導電型のトランジスタのエミッタに接続され
た第２の対の相補的なバイポーラトランジスタＱ3,Ｑ4
を備えている。
少な苦、広いダイナミック範囲を有する能動ミキサ回路
を提供することを目的としている。 【構成】 互いに整合されている相補的な変換電流信号
の第１の対と第２の対に入力電圧信号Ｖinを変換する１
対のシングルエンド入力の差動電圧電流変換回路Ｑ1 〜
Ｑ4 と、局部発振器信号によって変調された入力電圧信
号を表す１対の相補的な出力信号Ｖ0 を発生するための
変換電流信号の対の少なくとも１つおよび局部発振器信
号に応答する出力電力制御手段Ｑ11〜Ｑ14とを具備して
いることを特徴とする。変換回路は入力電圧信号Ｖinが
ベースに供給される第１の対の相補的なバイポーラトラ
ンジスタＱ1,Ｑ2 と、ベースが第１のトランジスタ対に
おける同じ導電型のトランジスタのエミッタに接続され
た第２の対の相補的なバイポーラトランジスタＱ3,Ｑ4
を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、シングルエンドあるい
は差動のいずれかである出力電圧信号を得る局部発振器
信号と入力電圧信号を混合する能動ミキサ回路に関す
る。
は差動のいずれかである出力電圧信号を得る局部発振器
信号と入力電圧信号を混合する能動ミキサ回路に関す
る。
【０００２】
【従来の技術】最新の高速信号処理システムは、信号変
換回路において使用されたミキサの比較的高い歪みおよ
び低いダイナミック範囲によって限定される。中間周波
数（ＩＦ）帯域幅を連続的に拡張するために、ミキサが
段々高くなる局部発振器（ＬＯ）周波数およびラジオ周
波数（ＲＦ）入力信号周波数で動作することを要求して
いる。最も能動的なミキサは、通常のギルバートセル乗
算器回路によって実行される。このような回路は、文献
（1984年、Grebene 、バイポーラおよびモスアナログ集
積回路デザイン、第469 乃至479 頁）に開示され、図１
に示されている。
換回路において使用されたミキサの比較的高い歪みおよ
び低いダイナミック範囲によって限定される。中間周波
数（ＩＦ）帯域幅を連続的に拡張するために、ミキサが
段々高くなる局部発振器（ＬＯ）周波数およびラジオ周
波数（ＲＦ）入力信号周波数で動作することを要求して
いる。最も能動的なミキサは、通常のギルバートセル乗
算器回路によって実行される。このような回路は、文献
（1984年、Grebene 、バイポーラおよびモスアナログ集
積回路デザイン、第469 乃至479 頁）に開示され、図１
に示されている。
【０００３】差動入力電圧信号Ｖinは、１対の差動的に
接続されたｎｐｎバイポーラトランジスタＱａおよびＱ
ｂのベースに供給される。トランジスタのコレクタは、
２つの差動的に接続されたトランジスタ対Ｑｃ，Ｑｄお
よびＱｅ，Ｑｆを含む出力スイッチング回路に接続され
る。ＬＯ信号はトランジスタＱｃおよびＱｆのベースに
供給され、相補的なＬＯ信号はトランジスタＱｄおよび
Ｑｅのベースに供給される。トランジスタは交差結合さ
れ、ＱｃおよびＱｅのコレクタは結合され、Ｑｄおよび
Ｑｆのコレクタも結合される。共通に接続されたコレク
タは正の電圧バスＶｃｃに各負荷抵抗器ＲＬ１およびＲ
Ｌ２を通って結合され、出力電圧信号Ｖo は２つの抵抗
器のミキサ側から得られる。トランジスタＱｃ乃至Ｑｆ
は、Ｖinの極性がＬＯ周波数で交互に変わる出力を生成
する交流スイッチング動作を行う。電流は負の電圧電位
で電圧バスＶｅｅに接続される電流源ＩａによってＱ
ａ，Ｑｂの差動対を通って得られ、エミッタ減結合抵抗
器ＲｅはＱａ，Ｑｂのエミッタと電流源との間に挿入さ
れる。動作において、ＱａおよびＱｂは電圧電流変換回
路として機能する。入力電圧信号はＱａのベースに供給
され、相補的な入力電圧信号はＱｂのベースに供給され
る。これは差動増幅器動作を生成し、Ｉａからの電流は
それらの各入力信号に応じてＱａおよびＱｂ間に流され
る。ＱｃおよびＱｄに供給された相補的なＬＯ信号はＲ
Ｌ１およびＲＬ２を通って交互に流れるＱａ電流を生
じ、交替の率はＬＯ周波数に等しい。逆に、Ｑｆおよび
Ｑｅに供給された相補的なＬＯ信号は、Ｑａ電流がＲＬ
１を通って流れている時にＲＬ２を通って流れるＱｂ電
流を生じ、Ｑｂ電流がＲＬ２を通って流れている時にＲ
Ｌ１を通って流れるＱａを生じる。Ｖinの差動値によっ
て決定された電流は、ＲＬ１とＲＬ２の間で交替され
る。出力差動電圧Ｖo はＬＯの率で変調され、その大き
さおよび極性は入力電圧信号を追跡する。シングルエン
ド出力は各Ｖo の終端からも得られるが、それらは一般
的に不所望な２次高調波を含む。
接続されたｎｐｎバイポーラトランジスタＱａおよびＱ
ｂのベースに供給される。トランジスタのコレクタは、
２つの差動的に接続されたトランジスタ対Ｑｃ，Ｑｄお
よびＱｅ，Ｑｆを含む出力スイッチング回路に接続され
る。ＬＯ信号はトランジスタＱｃおよびＱｆのベースに
供給され、相補的なＬＯ信号はトランジスタＱｄおよび
Ｑｅのベースに供給される。トランジスタは交差結合さ
れ、ＱｃおよびＱｅのコレクタは結合され、Ｑｄおよび
Ｑｆのコレクタも結合される。共通に接続されたコレク
タは正の電圧バスＶｃｃに各負荷抵抗器ＲＬ１およびＲ
Ｌ２を通って結合され、出力電圧信号Ｖo は２つの抵抗
器のミキサ側から得られる。トランジスタＱｃ乃至Ｑｆ
は、Ｖinの極性がＬＯ周波数で交互に変わる出力を生成
する交流スイッチング動作を行う。電流は負の電圧電位
で電圧バスＶｅｅに接続される電流源ＩａによってＱ
ａ，Ｑｂの差動対を通って得られ、エミッタ減結合抵抗
器ＲｅはＱａ，Ｑｂのエミッタと電流源との間に挿入さ
れる。動作において、ＱａおよびＱｂは電圧電流変換回
路として機能する。入力電圧信号はＱａのベースに供給
され、相補的な入力電圧信号はＱｂのベースに供給され
る。これは差動増幅器動作を生成し、Ｉａからの電流は
それらの各入力信号に応じてＱａおよびＱｂ間に流され
る。ＱｃおよびＱｄに供給された相補的なＬＯ信号はＲ
Ｌ１およびＲＬ２を通って交互に流れるＱａ電流を生
じ、交替の率はＬＯ周波数に等しい。逆に、Ｑｆおよび
Ｑｅに供給された相補的なＬＯ信号は、Ｑａ電流がＲＬ
１を通って流れている時にＲＬ２を通って流れるＱｂ電
流を生じ、Ｑｂ電流がＲＬ２を通って流れている時にＲ
Ｌ１を通って流れるＱａを生じる。Ｖinの差動値によっ
て決定された電流は、ＲＬ１とＲＬ２の間で交替され
る。出力差動電圧Ｖo はＬＯの率で変調され、その大き
さおよび極性は入力電圧信号を追跡する。シングルエン
ド出力は各Ｖo の終端からも得られるが、それらは一般
的に不所望な２次高調波を含む。
【０００４】
【発明が解決しようとする課題】ギルバート乗算器セル
は一般的に高周波数で動作することが可能であるが、大
きな入力信号に対する不十分なダイナミック範囲および
高い歪みを生じる欠点がある。エミッタ減結合抵抗器Ｒ
ｅの付加は歪みを減少するが、回路の雑音指数を増加
し、その利得を減少する（損失を生じることもある）。
歪みはＩａの値を増加することによって雑音指数を増加
せずに減少されるが、これは電力消費の大きな増加を生
じる。この回路はＲｅの実際的な値が数百ｍＶよりも小
さい入力信号に制限され、制限されたダイナミック範囲
を有する。Ｒｅの値の増加は回路が処理できる最大信号
振幅を増加するが、回路の雑音指数も増加し、全体のダ
イナミック範囲がほぼ一定である。
は一般的に高周波数で動作することが可能であるが、大
きな入力信号に対する不十分なダイナミック範囲および
高い歪みを生じる欠点がある。エミッタ減結合抵抗器Ｒ
ｅの付加は歪みを減少するが、回路の雑音指数を増加
し、その利得を減少する（損失を生じることもある）。
歪みはＩａの値を増加することによって雑音指数を増加
せずに減少されるが、これは電力消費の大きな増加を生
じる。この回路はＲｅの実際的な値が数百ｍＶよりも小
さい入力信号に制限され、制限されたダイナミック範囲
を有する。Ｒｅの値の増加は回路が処理できる最大信号
振幅を増加するが、回路の雑音指数も増加し、全体のダ
イナミック範囲がほぼ一定である。
【０００５】非常に低い動作周波数制限のコストで閉ル
ープ設計に依存し、改善された線形および歪み特性を提
供する別の装置は、図２に示されている。この回路は図
１のギルバート乗算器に類似するが、ＱａおよびＱｂへ
のベース入力部に演算増幅器Ａ１およびＡ２が付加され
ている。差動入力電圧信号は正の増幅器入力に供給さ
れ、ＱａおよびＱｂのエミッタはそれらの各増幅器Ａ１
およびＡ２に負の入力に戻って結合される。これはトラ
ンジスタのエミッタ電圧を強制的に入力電圧信号に等し
くし、結果としてトランジスタエミッタ電流は非常に正
確であり、高い直線性および低い歪みを与える。残念な
がら、この回路は動作が非常に遅く、演算増幅器の帯域
幅によって制限されている。
ープ設計に依存し、改善された線形および歪み特性を提
供する別の装置は、図２に示されている。この回路は図
１のギルバート乗算器に類似するが、ＱａおよびＱｂへ
のベース入力部に演算増幅器Ａ１およびＡ２が付加され
ている。差動入力電圧信号は正の増幅器入力に供給さ
れ、ＱａおよびＱｂのエミッタはそれらの各増幅器Ａ１
およびＡ２に負の入力に戻って結合される。これはトラ
ンジスタのエミッタ電圧を強制的に入力電圧信号に等し
くし、結果としてトランジスタエミッタ電流は非常に正
確であり、高い直線性および低い歪みを与える。残念な
がら、この回路は動作が非常に遅く、演算増幅器の帯域
幅によって制限されている。
【０００６】
【課題を解決するための手段】本発明は、相補的なバイ
ポーラトランジスタを使用する高速で、低い歪みで、高
いダイナミック範囲の二重平衡な能動ミキサに関する。
低い歪み、広いダイナミック範囲、高周波数動作、高い
直線性の出力を同時に供給するすぐれた開ループ構成を
利用する。それは小さい振幅信号と大きな振幅信号の両
方に対して非線形の伝達関数を相殺する高い対称的な回
路構成を有し、非常に広いダイナミック範囲にわたって
低い歪みの動作を提供する。その開ループ構成は、低い
歪みを依然として維持しながら非常に高い周波数で動作
することを可能にする。
ポーラトランジスタを使用する高速で、低い歪みで、高
いダイナミック範囲の二重平衡な能動ミキサに関する。
低い歪み、広いダイナミック範囲、高周波数動作、高い
直線性の出力を同時に供給するすぐれた開ループ構成を
利用する。それは小さい振幅信号と大きな振幅信号の両
方に対して非線形の伝達関数を相殺する高い対称的な回
路構成を有し、非常に広いダイナミック範囲にわたって
低い歪みの動作を提供する。その開ループ構成は、低い
歪みを依然として維持しながら非常に高い周波数で動作
することを可能にする。
【０００７】好ましい実施例において、１対のシングル
エンド対差動電圧電流変換回路はＲＦ入力電圧に比例す
る２組の差動電圧を供給する。これらの電流はスイッチ
ング回路を通って流され、スイッチング回路はＬＯ信号
の作用によって０°および１８０°の位相シフトに影響
を及ぼす２組のトランジスタスイッチを有する。トラン
スコンダクタンス利得は、２つの変換回路間に接続され
た単一の抵抗器によって設定される。スイッチからの相
補的な差動出力電流はインピーダンス相補的差動出力電
圧を生成する１対の接地された抵抗器あるいはトランス
インピーダンス増幅器に供給され、出力電圧は差動入力
電圧に関して個々におよび差動的に線形である。
エンド対差動電圧電流変換回路はＲＦ入力電圧に比例す
る２組の差動電圧を供給する。これらの電流はスイッチ
ング回路を通って流され、スイッチング回路はＬＯ信号
の作用によって０°および１８０°の位相シフトに影響
を及ぼす２組のトランジスタスイッチを有する。トラン
スコンダクタンス利得は、２つの変換回路間に接続され
た単一の抵抗器によって設定される。スイッチからの相
補的な差動出力電流はインピーダンス相補的差動出力電
圧を生成する１対の接地された抵抗器あるいはトランス
インピーダンス増幅器に供給され、出力電圧は差動入力
電圧に関して個々におよび差動的に線形である。
【０００８】各電圧電流変換回路は差動入力電圧信号を
受信するために接続されたそれらのベースを有する相補
的なバイポーラトランジスタの第１の対から構成される
ことが好ましく、それらのエミッタは各電流源に接続さ
れ、それらのコレクタは各電圧基準に接続される。相補
的なバイポーラトランジスタの第２の対のベースは第１
のトランジスタ対の同じ導電型トランジスタのエミッタ
に接続され、それらのエミッタは回路の利得を設定する
共通のインピーダンスに接続され、それらのトランジス
タのコレクタはスイッチング回路に各電流信号を供給す
る。利得設定回路は、２つの電圧電流変換回路間に接続
された簡単な抵抗器として構成されることが好ましい。
受信するために接続されたそれらのベースを有する相補
的なバイポーラトランジスタの第１の対から構成される
ことが好ましく、それらのエミッタは各電流源に接続さ
れ、それらのコレクタは各電圧基準に接続される。相補
的なバイポーラトランジスタの第２の対のベースは第１
のトランジスタ対の同じ導電型トランジスタのエミッタ
に接続され、それらのエミッタは回路の利得を設定する
共通のインピーダンスに接続され、それらのトランジス
タのコレクタはスイッチング回路に各電流信号を供給す
る。利得設定回路は、２つの電圧電流変換回路間に接続
された簡単な抵抗器として構成されることが好ましい。
【０００９】本発明のこれらおよびその他の特性および
利点は、添付図面と共に以下の詳細な説明から当業者に
明らかとなるであろう。
利点は、添付図面と共に以下の詳細な説明から当業者に
明らかとなるであろう。
【００１０】
【実施例】図３は、本発明の能動ミキサの“ビリディン
グブロック”として使用される好ましい電圧電流変換回
路を示す。このタイプの回路は、Steffes による1989年
のApplication Note oA-10のComlinear Corporation Ap
plication Notes 、第14-39 乃至14-50 頁に開示された
ような電流モードフィードバック増幅器と共に以前に使
用された。しかしながら、本発明のミキサにおける使用
は独特である。このミキサは、出力電流がここで論議さ
れたようなＬＯ混合機能を実行するために流される高い
線形トランスコンダクタンス（電圧電流変換）増幅器を
提供する。
グブロック”として使用される好ましい電圧電流変換回
路を示す。このタイプの回路は、Steffes による1989年
のApplication Note oA-10のComlinear Corporation Ap
plication Notes 、第14-39 乃至14-50 頁に開示された
ような電流モードフィードバック増幅器と共に以前に使
用された。しかしながら、本発明のミキサにおける使用
は独特である。このミキサは、出力電流がここで論議さ
れたようなＬＯ混合機能を実行するために流される高い
線形トランスコンダクタンス（電圧電流変換）増幅器を
提供する。
【００１１】基本的な変換回路はバイポーラとトランジ
スタを使用し、入力電圧信号Ｖinはｐｎｐトランジスタ
Ｑ１およびｎｐｎトランジスタＱ２から構成される１対
の相補的な入力トランジスタのベースに供給され、Ｖin
は抵抗器Ｒ１を通って接地点を基準にされる。Ｑ１およ
びＱ２のコレクタは、ＶｅｅおよびＶｃｃ電圧基準バス
にそれぞれ接続され、それらのエミッタはｎｐｎおよび
ｐｎｐ出力トランジスタＱ３およびＱ４のベースにそれ
ぞれ接続される。Ｑ３およびＱ４のコレクタはＶｃｃお
よびＶｅｅにそれぞれ接続され、それらのエミッタは出
力抵抗器Ｒ２を通って接地点に共通に接続される。電流
源Ｉ１およびＩ２は、Ｑ１およびＱ２のエミッタにバイ
アス電流を供給する。
スタを使用し、入力電圧信号Ｖinはｐｎｐトランジスタ
Ｑ１およびｎｐｎトランジスタＱ２から構成される１対
の相補的な入力トランジスタのベースに供給され、Ｖin
は抵抗器Ｒ１を通って接地点を基準にされる。Ｑ１およ
びＱ２のコレクタは、ＶｅｅおよびＶｃｃ電圧基準バス
にそれぞれ接続され、それらのエミッタはｎｐｎおよび
ｐｎｐ出力トランジスタＱ３およびＱ４のベースにそれ
ぞれ接続される。Ｑ３およびＱ４のコレクタはＶｃｃお
よびＶｅｅにそれぞれ接続され、それらのエミッタは出
力抵抗器Ｒ２を通って接地点に共通に接続される。電流
源Ｉ１およびＩ２は、Ｑ１およびＱ２のエミッタにバイ
アス電流を供給する。
【００１２】出力抵抗器Ｒ２を流れる電流は出力トラン
ジスタＱ３およびＱ４のエミッタ電流間の差であり、Ｑ
３およびＱ４のコレクタ電流間の差にほぼ等しい。入力
トランジスタＱ１およびＱ２は出力トランジスタＱ４お
よびＱ３とそれぞれ整合するので、入力装置Ｑ１および
Ｑ２における定在電流は出力装置Ｑ３およびＱ４におけ
る定在電流をさらに決定する。入力電圧Ｖinが上昇する
と、Ｑ３に供給されたベース電圧も上昇し、Ｑ３のコレ
クタおよびエミッタ電流を増加させる。同時にＱ４に供
給されたベース電圧が上昇し、ｐｎｐ装置の電流を低下
させる。Ｑ３のコレクタ電流における上昇もＱ４のコレ
クタ電流における減少も線形ではないが、２つのトラン
ジスタの電流値における変化はそれらの電流値間の差が
Ｖinの線形関数であるため相補的である。反対に、Ｖin
が低下するときＱ４のコレクタ電流は上昇し、Ｑ３のコ
レクタ電流は相補的な方法で低下し、２つの電流間の差
において線形変化を生じる。
ジスタＱ３およびＱ４のエミッタ電流間の差であり、Ｑ
３およびＱ４のコレクタ電流間の差にほぼ等しい。入力
トランジスタＱ１およびＱ２は出力トランジスタＱ４お
よびＱ３とそれぞれ整合するので、入力装置Ｑ１および
Ｑ２における定在電流は出力装置Ｑ３およびＱ４におけ
る定在電流をさらに決定する。入力電圧Ｖinが上昇する
と、Ｑ３に供給されたベース電圧も上昇し、Ｑ３のコレ
クタおよびエミッタ電流を増加させる。同時にＱ４に供
給されたベース電圧が上昇し、ｐｎｐ装置の電流を低下
させる。Ｑ３のコレクタ電流における上昇もＱ４のコレ
クタ電流における減少も線形ではないが、２つのトラン
ジスタの電流値における変化はそれらの電流値間の差が
Ｖinの線形関数であるため相補的である。反対に、Ｖin
が低下するときＱ４のコレクタ電流は上昇し、Ｑ３のコ
レクタ電流は相補的な方法で低下し、２つの電流間の差
において線形変化を生じる。
【００１３】Ｑ１およびＱ３は、電圧利得１を有するエ
ミッタフォロア増幅器を本質的に形成する。Ｑ１のエミ
ッタ電圧はＶinより上の１ベースエミッタ電圧降下（約
０．７ボルト）であり、Ｑ３のエミッタ電圧はＱ１エミ
ッタ電圧より下の１ベースエミッタ電圧降下である。し
たがってＲ２を横切る電圧はＶinに等しく、Ｑ２および
Ｑ４は第２のエミッタフォロア増幅器を形成し、Ｒ２に
対して同じ電圧に導く。Ｒ２を通る出力差電流はＱ３お
よびＱ４の電流間の差と等しく、Ｖinに対して線形に変
化する。
ミッタフォロア増幅器を本質的に形成する。Ｑ１のエミ
ッタ電圧はＶinより上の１ベースエミッタ電圧降下（約
０．７ボルト）であり、Ｑ３のエミッタ電圧はＱ１エミ
ッタ電圧より下の１ベースエミッタ電圧降下である。し
たがってＲ２を横切る電圧はＶinに等しく、Ｑ２および
Ｑ４は第２のエミッタフォロア増幅器を形成し、Ｒ２に
対して同じ電圧に導く。Ｒ２を通る出力差電流はＱ３お
よびＱ４の電流間の差と等しく、Ｖinに対して線形に変
化する。
【００１４】本発明によるＱ３およびＱ４間のコレクタ
電流における線形差電流の利点を得る低い歪みの能動ミ
キサ回路は、図４に示されている。この回路におけるＱ
３のコレクタ電流は、ｐｎｐトランジスタＱ５およびＱ
６から構成されるｐｎｐ電流ミラーＭ１によって反射さ
れる。Ｑ６のコレクタの反射された電流は、ｎｐｎトラ
ンジスタＱ７およびＱ８から構成される第２の電流ミラ
ーＭ２によって反射される。同様に、Ｑ４のコレクタ電
流は、トランジスタＱ９およびＱ10から構成されるｎｐ
ｎ電流ミラーＭ３によって反射される。
電流における線形差電流の利点を得る低い歪みの能動ミ
キサ回路は、図４に示されている。この回路におけるＱ
３のコレクタ電流は、ｐｎｐトランジスタＱ５およびＱ
６から構成されるｐｎｐ電流ミラーＭ１によって反射さ
れる。Ｑ６のコレクタの反射された電流は、ｎｐｎトラ
ンジスタＱ７およびＱ８から構成される第２の電流ミラ
ーＭ２によって反射される。同様に、Ｑ４のコレクタ電
流は、トランジスタＱ９およびＱ10から構成されるｎｐ
ｎ電流ミラーＭ３によって反射される。
【００１５】Ｑ10のコレクタにおけるミラーＭ３からの
出力電流はバイポーラｎｐｎトランジスタＱ11およびＱ
12から構成される差動対を通る電流を引出し、Ｑ８のコ
レクタにおけるミラーＭ２からの出力電流はｎｐｎトラ
ンジスタＱ13およびＱ14から構成される第２の差動対か
らの電流を引出す。各差動対のエミッタはそれらの各電
流ミラーに共に接続されている。トランジスタＱ11およ
びＱ12は、トランジスタＱ13およびＱ14と同じように２
つの出力抵抗器Ｒ３およびＲ４の１つにそれらの電流を
流す。矩形波ＬＯ信号はＱ11およびＱ14のベースに供給
され、ＬＯ信号の相補成分はＱ12およびＱ13のベースに
供給される。Ｑ12およびＱ14のコレクタは出力抵抗器Ｒ
４に接続され、その抵抗器Ｒ４の反対側端子は正の電圧
バスＶｃｃに接続され、出力電圧Ｖo はＱ12，Ｑ14およ
びＲ４の共通接続点から得られる。対応している方法に
おいて、Ｑ11およびＱ13のコレクタは出力抵抗器Ｒ３に
接続され、その反対側端子はＶｃｃに接続され、相補的
な差動出力電圧（／Ｖo ）はＱ11，Ｑ13およびＲ３の共
通接続点から得られる。
出力電流はバイポーラｎｐｎトランジスタＱ11およびＱ
12から構成される差動対を通る電流を引出し、Ｑ８のコ
レクタにおけるミラーＭ２からの出力電流はｎｐｎトラ
ンジスタＱ13およびＱ14から構成される第２の差動対か
らの電流を引出す。各差動対のエミッタはそれらの各電
流ミラーに共に接続されている。トランジスタＱ11およ
びＱ12は、トランジスタＱ13およびＱ14と同じように２
つの出力抵抗器Ｒ３およびＲ４の１つにそれらの電流を
流す。矩形波ＬＯ信号はＱ11およびＱ14のベースに供給
され、ＬＯ信号の相補成分はＱ12およびＱ13のベースに
供給される。Ｑ12およびＱ14のコレクタは出力抵抗器Ｒ
４に接続され、その抵抗器Ｒ４の反対側端子は正の電圧
バスＶｃｃに接続され、出力電圧Ｖo はＱ12，Ｑ14およ
びＲ４の共通接続点から得られる。対応している方法に
おいて、Ｑ11およびＱ13のコレクタは出力抵抗器Ｒ３に
接続され、その反対側端子はＶｃｃに接続され、相補的
な差動出力電圧（／Ｖo ）はＱ11，Ｑ13およびＲ３の共
通接続点から得られる。
【００１６】回路の動作をＬＯ信号が（／ＬＯ）信号よ
りも大きいと最初に仮定して説明する。トランジスタＱ
11およびＱ14はターンオンされ、Ｑ12およびＱ13はター
ンオフされる。Ｑ４の反射されたコレクタ電流はＱ11を
介して出力抵抗器Ｒ３を通って流れ、Ｑ３の二重反射さ
れたコレクタ電流はＱ14を介して出力抵抗器Ｒ４を通っ
て流れる。Ｑ３およびＱ４のコレクタ電流はＶinに対し
て線形に変化しないが、これらの電流間の差はＶinに対
して線形に変化することを思い出すべきである。このよ
うに、Ｒ３およびＲ４を横切る電圧がそれらを通る電流
（各Ｑ４およびＱ３のコレクタ電流）に比例して変化す
るので、相補的な差動出力電圧信号Ｖoおよび（／
Ｖo ）間の差はさらにＶinに対して線形に変化する。
りも大きいと最初に仮定して説明する。トランジスタＱ
11およびＱ14はターンオンされ、Ｑ12およびＱ13はター
ンオフされる。Ｑ４の反射されたコレクタ電流はＱ11を
介して出力抵抗器Ｒ３を通って流れ、Ｑ３の二重反射さ
れたコレクタ電流はＱ14を介して出力抵抗器Ｒ４を通っ
て流れる。Ｑ３およびＱ４のコレクタ電流はＶinに対し
て線形に変化しないが、これらの電流間の差はＶinに対
して線形に変化することを思い出すべきである。このよ
うに、Ｒ３およびＲ４を横切る電圧がそれらを通る電流
（各Ｑ４およびＱ３のコレクタ電流）に比例して変化す
るので、相補的な差動出力電圧信号Ｖoおよび（／
Ｖo ）間の差はさらにＶinに対して線形に変化する。
【００１７】（／ＬＯ）がＬＯよりも大きいＬＯサイク
ルの次の期間にトランジスタＱ12およびＱ13はターンオ
ンされ、Ｑ11およびＱ14はターンオフされる。これは差
動対の電流制御動作を反転してＲ３を通って流れる２回
反射されたＱ３の電流およびＲ４を通って流れる反射さ
れたＱ４を生じさせる。Ｖo および（／Ｖo ）出力は値
を交換し、それは実質的にＬＯが（／ＬＯ）よりも大き
い時の出力状態に比較して１８０°の位相シフトであ
る。相補的な電圧出力Ｖo および（／Ｖo ）はＬＯおよ
び（／ＬＯ）が交互に変化し続ける時、連続する１８０
°の位相シフトを受け、２つの信号間の所望な混合動作
を達成する矩形波ＬＯ信号によるＲＦ出力信号の乗算を
生じる。
ルの次の期間にトランジスタＱ12およびＱ13はターンオ
ンされ、Ｑ11およびＱ14はターンオフされる。これは差
動対の電流制御動作を反転してＲ３を通って流れる２回
反射されたＱ３の電流およびＲ４を通って流れる反射さ
れたＱ４を生じさせる。Ｖo および（／Ｖo ）出力は値
を交換し、それは実質的にＬＯが（／ＬＯ）よりも大き
い時の出力状態に比較して１８０°の位相シフトであ
る。相補的な電圧出力Ｖo および（／Ｖo ）はＬＯおよ
び（／ＬＯ）が交互に変化し続ける時、連続する１８０
°の位相シフトを受け、２つの信号間の所望な混合動作
を達成する矩形波ＬＯ信号によるＲＦ出力信号の乗算を
生じる。
【００１８】図４の回路は２つの欠点を有する。第１
は、Ｑ３のブランチがＱ４のブランチの単一のミラーと
は対照的に２つの電流ミラーを含み、Ｑ３のブランチの
ミラーの１つがｎｐｎ装置よりも遅いｐｎｐ型であるの
で、Ｑ３のブランチがＱ４のブランチよりも遅いことで
ある。その結果高周波数で歪みを生ずる２つのブランチ
において信号の伝播遅延が等しくなくなる。第２の欠点
は、出力が低い歪みを達成するために差動電圧として得
られなければならないことである。Ｑ３およびＱ４のコ
レクタ電流間の差は高度に直線性であるが、どちらも１
つのみでは線形でない。それ故、出力はこの回路からシ
ングルエンドの出力は得られない。
は、Ｑ３のブランチがＱ４のブランチの単一のミラーと
は対照的に２つの電流ミラーを含み、Ｑ３のブランチの
ミラーの１つがｎｐｎ装置よりも遅いｐｎｐ型であるの
で、Ｑ３のブランチがＱ４のブランチよりも遅いことで
ある。その結果高周波数で歪みを生ずる２つのブランチ
において信号の伝播遅延が等しくなくなる。第２の欠点
は、出力が低い歪みを達成するために差動電圧として得
られなければならないことである。Ｑ３およびＱ４のコ
レクタ電流間の差は高度に直線性であるが、どちらも１
つのみでは線形でない。それ故、出力はこの回路からシ
ングルエンドの出力は得られない。
【００１９】同じ電圧電流変換器ビリディングブロック
を使用し、不平衡度問題を十分に除去する回路が図５に
示されている。この回路において１対の電圧電流回路が
使用され、第２の変換器はトランジスタＱ１' ，Ｑ２'
，Ｑ３' およびＱ４' を備えている。入力信号Ｖinは
第１の変換器に供給され、その相補信号（／Ｖin）は第
２の変換器に供給される。抵抗器Ｒｇあるいは直列ＲＬ
Ｃ回路のような利得設定インピーダンス回路は、Ｑ３，
Ｑ４およびＱ３' Ｑ４' の共通エミッタ接続間に接続さ
れる。以下に説明されるように、この抵抗器はミキサ全
体のトランスコンダクタンス利得を設定する。図４に示
されるのと同じ電流制御回路が使用され、差動対Ｑ11，
Ｑ12およびＱ13，Ｑ14、出力抵抗器Ｒ３およびＲ４が設
けられ、相補的なＬＯ信号は差動スイッチに供給され、
相補的なＶo 信号は出力抵抗器から得られる。第１の変
換器回路におけるＱ３のコレクタはＱ11，Ｑ12の差動対
に電流を供給し、第２の変換器回路におけるＱ３' のコ
レクタは第２の差動対Ｑ13，Ｑ14に電流を供給する。
を使用し、不平衡度問題を十分に除去する回路が図５に
示されている。この回路において１対の電圧電流回路が
使用され、第２の変換器はトランジスタＱ１' ，Ｑ２'
，Ｑ３' およびＱ４' を備えている。入力信号Ｖinは
第１の変換器に供給され、その相補信号（／Ｖin）は第
２の変換器に供給される。抵抗器Ｒｇあるいは直列ＲＬ
Ｃ回路のような利得設定インピーダンス回路は、Ｑ３，
Ｑ４およびＱ３' Ｑ４' の共通エミッタ接続間に接続さ
れる。以下に説明されるように、この抵抗器はミキサ全
体のトランスコンダクタンス利得を設定する。図４に示
されるのと同じ電流制御回路が使用され、差動対Ｑ11，
Ｑ12およびＱ13，Ｑ14、出力抵抗器Ｒ３およびＲ４が設
けられ、相補的なＬＯ信号は差動スイッチに供給され、
相補的なＶo 信号は出力抵抗器から得られる。第１の変
換器回路におけるＱ３のコレクタはＱ11，Ｑ12の差動対
に電流を供給し、第２の変換器回路におけるＱ３' のコ
レクタは第２の差動対Ｑ13，Ｑ14に電流を供給する。
【００２０】動作において、Ｑ１およびＱ２のベースに
供給されたＶinがＱ１' およびＱ２' のベースに供給さ
れる（／Ｖin）よりも大きいと仮定し、Ｖinおよび（Ｖ
in／）は互いに相補的であると仮定する。Ｖinが増加す
るとＱ３のコレクタ電流も増加し、Ｑ４のコレクタ電流
は減少する。示されるようにＲｇ と共に相補的な入力
電圧に応じて、Ｑ３' のコレクタ電流は低下しＱ４' の
コレクタ電流は相補的な方法で増加する。この差動動作
はＱ３およびＱ３' のコレクタ電流を互いに相補的に変
化させ、Ｑ４およびＱ４' のコレクタ電流、およびＱ３
およびＱ４のコレクタ電流を相補的に変化させる。Ｑ３
のコレクタ電流はＱ４' のコレクタ電流に等しく、Ｑ
３' のコレクタ電流はＱ４のコレクタ電流に等しい。
（／Ｖin）がＶinに相補的に設定されないで接地される
場合、Ｖinにおける増加はＱ３およびＱ４のエミッタ電
圧を増加し、これはＱ３' およびＱ４' のエミッタ電圧
の増加としてＲｇを通って変換される。Ｑ３' のコレク
タ電流はＱ３のコレクタ電流における変化に対して相補
的な方法で変化し、Ｑ４およびＱ４' のコレクタ電流も
互いに相補的である。
供給されたＶinがＱ１' およびＱ２' のベースに供給さ
れる（／Ｖin）よりも大きいと仮定し、Ｖinおよび（Ｖ
in／）は互いに相補的であると仮定する。Ｖinが増加す
るとＱ３のコレクタ電流も増加し、Ｑ４のコレクタ電流
は減少する。示されるようにＲｇ と共に相補的な入力
電圧に応じて、Ｑ３' のコレクタ電流は低下しＱ４' の
コレクタ電流は相補的な方法で増加する。この差動動作
はＱ３およびＱ３' のコレクタ電流を互いに相補的に変
化させ、Ｑ４およびＱ４' のコレクタ電流、およびＱ３
およびＱ４のコレクタ電流を相補的に変化させる。Ｑ３
のコレクタ電流はＱ４' のコレクタ電流に等しく、Ｑ
３' のコレクタ電流はＱ４のコレクタ電流に等しい。
（／Ｖin）がＶinに相補的に設定されないで接地される
場合、Ｖinにおける増加はＱ３およびＱ４のエミッタ電
圧を増加し、これはＱ３' およびＱ４' のエミッタ電圧
の増加としてＲｇを通って変換される。Ｑ３' のコレク
タ電流はＱ３のコレクタ電流における変化に対して相補
的な方法で変化し、Ｑ４およびＱ４' のコレクタ電流も
互いに相補的である。
【００２１】Ｑ３およびＱ３' のコレクタ電流は、所望
なＬＯ極性交替を生じるようにそれらの各交差結合され
た差動対Ｑ11，Ｑ12およびＱ13，Ｑ14によって制御され
る。２つの電流は、出力電圧が得られる出力抵抗器Ｒ３
およびＲ４に与えられる。抵抗器ＲｇはＱ３およびＱ
３' のコレクタ電流の大きさを設定し、Ｖo ／Ｖin電圧
利得比率を決定する。利得はＲ３／Ｒｇに等しく、Ｒ３
およびＲ４の典型的な値は５０オームである。
なＬＯ極性交替を生じるようにそれらの各交差結合され
た差動対Ｑ11，Ｑ12およびＱ13，Ｑ14によって制御され
る。２つの電流は、出力電圧が得られる出力抵抗器Ｒ３
およびＲ４に与えられる。抵抗器ＲｇはＱ３およびＱ
３' のコレクタ電流の大きさを設定し、Ｖo ／Ｖin電圧
利得比率を決定する。利得はＲ３／Ｒｇに等しく、Ｒ３
およびＲ４の典型的な値は５０オームである。
【００２２】図４の回路に比較して図５の回路の原理的
な利点は、２つの出力電流のそれぞれの位相シフトがほ
ぼ等しく、高周波数の歪みを顕著に減少することであ
る。残念ながら、電圧出力は線形で低い歪みを達成する
ために別々に得られなければならない。
な利点は、２つの出力電流のそれぞれの位相シフトがほ
ぼ等しく、高周波数の歪みを顕著に減少することであ
る。残念ながら、電圧出力は線形で低い歪みを達成する
ために別々に得られなければならない。
【００２３】前の２つの回路の歪みおよびシングルエン
ド出力についての制限を除去する好ましい回路が図６に
示されている。この回路は図５に示されるような２つの
差動電圧電流変換回路を使用するが、トランジスタＱ1
1' ，Ｑ12' ，Ｑ13' およびＱ14' から構成される第２
の交差結合電流制御回路によってすべての利用できる変
換されたコレクタ電流の利点を得る。これらのトランジ
スタはＱ11乃至Ｑ14に類似する制御設計において接続さ
れるが、ｎｐｎではなくｐｎｐ装置であり、それらのエ
ミッタはｐｎｐ変換出力トランジスタＱ４およびＱ４'
のコレクタにそれぞれ接続される。交差結合されたトラ
ンジスタＱ11／Ｑ13，Ｑ12／Ｑ14，Ｑ11'／Ｑ13' およ
びＱ12' ／Ｑ14' からの電流は出力抵抗器に各電流ミラ
ーＭ４，Ｍ５，Ｍ６およびＭ７を通って接続され、Ｍ４
およびＭ６はＲ３に接続され、Ｍ５およびＭ７はＭ４に
接続される。Ｍ４およびＭ５はｐｎｐトランジスタを有
しＶｃｃに接続され、ミラーＭ６およびＭ７はｎｐｎト
ランジスタを有しＶｅｅに接続される。これらのミラー
は接地基準出力に対する適当なバイアス機構を生成する
ために必要である。例えば、Ｑ11乃至Ｑ14のスイッチに
関するＬＯ信号は、ＬＯ信号の絶対値が２．４乃至２．
６Ｖの間で交互に変化するように典型的に＋２．５Ｖの
ＤＣレベルに重畳する±１００ｍＶの矩形波である。こ
の場合におけるＱ11' 乃至Ｑ14' のスイッチのＬＯ信号
は−２．５ＶのＤＣレベルに重畳した±１００ｍＶの矩
形波である。ｎｐｎおよびｐｎｐスイッチングトランジ
スタのコレクタは、それぞれ約＋３ボルトおよび−３ボ
ルトに維持されなければならない。参照すると、ミラー
回路を通る各ＶｃｃおよびＶｅｅは所望なバイアスを達
成する。
ド出力についての制限を除去する好ましい回路が図６に
示されている。この回路は図５に示されるような２つの
差動電圧電流変換回路を使用するが、トランジスタＱ1
1' ，Ｑ12' ，Ｑ13' およびＱ14' から構成される第２
の交差結合電流制御回路によってすべての利用できる変
換されたコレクタ電流の利点を得る。これらのトランジ
スタはＱ11乃至Ｑ14に類似する制御設計において接続さ
れるが、ｎｐｎではなくｐｎｐ装置であり、それらのエ
ミッタはｐｎｐ変換出力トランジスタＱ４およびＱ４'
のコレクタにそれぞれ接続される。交差結合されたトラ
ンジスタＱ11／Ｑ13，Ｑ12／Ｑ14，Ｑ11'／Ｑ13' およ
びＱ12' ／Ｑ14' からの電流は出力抵抗器に各電流ミラ
ーＭ４，Ｍ５，Ｍ６およびＭ７を通って接続され、Ｍ４
およびＭ６はＲ３に接続され、Ｍ５およびＭ７はＭ４に
接続される。Ｍ４およびＭ５はｐｎｐトランジスタを有
しＶｃｃに接続され、ミラーＭ６およびＭ７はｎｐｎト
ランジスタを有しＶｅｅに接続される。これらのミラー
は接地基準出力に対する適当なバイアス機構を生成する
ために必要である。例えば、Ｑ11乃至Ｑ14のスイッチに
関するＬＯ信号は、ＬＯ信号の絶対値が２．４乃至２．
６Ｖの間で交互に変化するように典型的に＋２．５Ｖの
ＤＣレベルに重畳する±１００ｍＶの矩形波である。こ
の場合におけるＱ11' 乃至Ｑ14' のスイッチのＬＯ信号
は−２．５ＶのＤＣレベルに重畳した±１００ｍＶの矩
形波である。ｎｐｎおよびｐｎｐスイッチングトランジ
スタのコレクタは、それぞれ約＋３ボルトおよび−３ボ
ルトに維持されなければならない。参照すると、ミラー
回路を通る各ＶｃｃおよびＶｅｅは所望なバイアスを達
成する。
【００２４】図６の回路からの出力Ｖo および（／
Ｖo ）は入力電圧信号に対して高度な線形であり、非常
に低い歪みでシングルエンドあるいは差動出力が得られ
る。回路がこれらの所望な結果を達成するために動作す
る方法は、入力電圧信号の全サイクルを僅かに越える様
々な回路装置および信号の状態を示す図７のタイミング
図と共に説明される。
Ｖo ）は入力電圧信号に対して高度な線形であり、非常
に低い歪みでシングルエンドあるいは差動出力が得られ
る。回路がこれらの所望な結果を達成するために動作す
る方法は、入力電圧信号の全サイクルを僅かに越える様
々な回路装置および信号の状態を示す図７のタイミング
図と共に説明される。
【００２５】ＬＯおよび（／ＬＯ）信号は静止電圧ＶＳ
に重畳され、正弦波Ｖinおよび（／Ｖin）信号よりも高
い周波数を有している矩形波として図７に示されてい
る。Ｑ３およびＱ４' のコレクタ電流（ＩＱ３およびＩ
Ｑ４）はＶinと共に変化し、典型的に約１ｍＡであるト
ランジスタ静止電流ＩＳに重畳して示されており、コレ
クタ電流のピーク間の大きさは典型的に約０．５ｍＡで
ある。Ｑ４およびＱ３'のコレクタ電流（ＩＱ４および
ＩＱ３' ）は（／Ｖin）で変化する。Ｑ11およびＱ14'
はＬＯ信号が高い時にＩＱ３およびＩＱ３' をそれぞれ
流し、Ｑ12およびＱ13' は（／ＬＯ）信号が高い時にＩ
Ｑ３およびＩＱ４' をそれぞれ流し、Ｑ13およびＱ12'
は（／ＬＯ）信号が高い時にＩＱ３' およびＩＱ４をそ
れぞれ流し、最後にＱ14およびＱ11' はＬＯ信号が高い
時にＩＱ３' およびＩＱ４をそれぞれ流す。このよう
に、Ｉ４，Ｉ５，Ｉ６およびＩ７は電流ミラーＭ４，Ｍ
５，Ｍ６およびＭ７と出力抵抗器の間にそれぞれ流れる
電流として示される場合、Ｉ４およびＩ６は互いに相補
的な値を有し、Ｉ５およびＩ７もまた互いに相補的な値
を有する。Ｉ４およびＩ５はそれらの各出力抵抗器Ｒ３
およびＲ４の方向へ流れるので、Ｉ６およびＩ７はそれ
らの各出力抵抗器Ｒ３およびＲ４から離れて流れ、Ｉ６
はＲ３を通る電流の設定においてＩ４から実質的に減算
され、Ｉ７はＲ４を通る電流の設定においてＩ５から減
算される。Ｉ４とＩ６の間の差はＶinに関して線形であ
り、Ｉ５とＩ７の間の差は（／Ｖin）に関して線形であ
るので、Ｒ３およびＲ４を横切って生じられる正味の出
力電圧Ｖo および（／Ｖo ）はＶinおよび（／Ｖin）に
関して線形である。さらに、Ｖo と（／Ｖo ）の間の差
はＶinに関して線形である。シングルエンドのＶo 出力
はＲ３から得られ、相補的なシングルエンドの出力電圧
（／Ｖo ）はＲ４から得られる。代りに、Ｖo および
（／Ｖo ）は互いに相補的であるから、差出力電圧はこ
れらの２つのポイントの間に得られる。
に重畳され、正弦波Ｖinおよび（／Ｖin）信号よりも高
い周波数を有している矩形波として図７に示されてい
る。Ｑ３およびＱ４' のコレクタ電流（ＩＱ３およびＩ
Ｑ４）はＶinと共に変化し、典型的に約１ｍＡであるト
ランジスタ静止電流ＩＳに重畳して示されており、コレ
クタ電流のピーク間の大きさは典型的に約０．５ｍＡで
ある。Ｑ４およびＱ３'のコレクタ電流（ＩＱ４および
ＩＱ３' ）は（／Ｖin）で変化する。Ｑ11およびＱ14'
はＬＯ信号が高い時にＩＱ３およびＩＱ３' をそれぞれ
流し、Ｑ12およびＱ13' は（／ＬＯ）信号が高い時にＩ
Ｑ３およびＩＱ４' をそれぞれ流し、Ｑ13およびＱ12'
は（／ＬＯ）信号が高い時にＩＱ３' およびＩＱ４をそ
れぞれ流し、最後にＱ14およびＱ11' はＬＯ信号が高い
時にＩＱ３' およびＩＱ４をそれぞれ流す。このよう
に、Ｉ４，Ｉ５，Ｉ６およびＩ７は電流ミラーＭ４，Ｍ
５，Ｍ６およびＭ７と出力抵抗器の間にそれぞれ流れる
電流として示される場合、Ｉ４およびＩ６は互いに相補
的な値を有し、Ｉ５およびＩ７もまた互いに相補的な値
を有する。Ｉ４およびＩ５はそれらの各出力抵抗器Ｒ３
およびＲ４の方向へ流れるので、Ｉ６およびＩ７はそれ
らの各出力抵抗器Ｒ３およびＲ４から離れて流れ、Ｉ６
はＲ３を通る電流の設定においてＩ４から実質的に減算
され、Ｉ７はＲ４を通る電流の設定においてＩ５から減
算される。Ｉ４とＩ６の間の差はＶinに関して線形であ
り、Ｉ５とＩ７の間の差は（／Ｖin）に関して線形であ
るので、Ｒ３およびＲ４を横切って生じられる正味の出
力電圧Ｖo および（／Ｖo ）はＶinおよび（／Ｖin）に
関して線形である。さらに、Ｖo と（／Ｖo ）の間の差
はＶinに関して線形である。シングルエンドのＶo 出力
はＲ３から得られ、相補的なシングルエンドの出力電圧
（／Ｖo ）はＲ４から得られる。代りに、Ｖo および
（／Ｖo ）は互いに相補的であるから、差出力電圧はこ
れらの２つのポイントの間に得られる。
【００２６】図６の出力および入力の全ては接地点を基
準電位とし、適当な終端抵抗器によってシステムインピ
ーダンスに容易に整合されることができる。ミキサは適
当な終端を要求する伝送ライン環境において通常使用さ
れ、図６の回路はこれに適応する。典型的に５０オーム
の伝送ライン入力に関して、ミキサは５０オームの接地
基準抵抗器を介して終端されることができる。Ｒ１およ
びＲ２は接地されるので、入力ＤＣ阻止キャパシタは必
要されない。出力は終端された接地基準抵抗器が使用さ
れる時に良好な整合を供給する高い出力インピーダンス
を有するスイッチングトランジスタＱ11乃至Ｑ14および
Ｑ11' 乃至Ｑ14' のコレクタから得られ、出力抵抗器Ｒ
３およびＲ４もまた接地される。
準電位とし、適当な終端抵抗器によってシステムインピ
ーダンスに容易に整合されることができる。ミキサは適
当な終端を要求する伝送ライン環境において通常使用さ
れ、図６の回路はこれに適応する。典型的に５０オーム
の伝送ライン入力に関して、ミキサは５０オームの接地
基準抵抗器を介して終端されることができる。Ｒ１およ
びＲ２は接地されるので、入力ＤＣ阻止キャパシタは必
要されない。出力は終端された接地基準抵抗器が使用さ
れる時に良好な整合を供給する高い出力インピーダンス
を有するスイッチングトランジスタＱ11乃至Ｑ14および
Ｑ11' 乃至Ｑ14' のコレクタから得られ、出力抵抗器Ｒ
３およびＲ４もまた接地される。
【００２７】図１に示されるギルバート乗算器セルに供
給された最大入力信号は、典型的に数百ｍＶに限定され
る。対照的に、図６の回路における入力電圧制限は、Ｑ
３，Ｑ４，Ｑ３' およびＱ４' のコレクタの電圧がＱ11
乃至Ｑ14およびＱ11' 乃至Ｑ14' のエミッタの電圧に近
い時にのみ到達される。±５ボルトの動作に対して典型
的に±２．５ボルトのＬＯ ＤＣバイアスレベルおよび
スイッチングトランジスタの約０．７ボルトのベースエ
ミッタ電圧降下に関して、回路の入力範囲は約±１．８
ボルトである。シミュレーションは、５ＧＨｚの相補的
なバイポーラプロセスを使用する１００ＭＨｚで＋４０
ｄＢｍより多い予測された３次の遮断ポイントを示す。
給された最大入力信号は、典型的に数百ｍＶに限定され
る。対照的に、図６の回路における入力電圧制限は、Ｑ
３，Ｑ４，Ｑ３' およびＱ４' のコレクタの電圧がＱ11
乃至Ｑ14およびＱ11' 乃至Ｑ14' のエミッタの電圧に近
い時にのみ到達される。±５ボルトの動作に対して典型
的に±２．５ボルトのＬＯ ＤＣバイアスレベルおよび
スイッチングトランジスタの約０．７ボルトのベースエ
ミッタ電圧降下に関して、回路の入力範囲は約±１．８
ボルトである。シミュレーションは、５ＧＨｚの相補的
なバイポーラプロセスを使用する１００ＭＨｚで＋４０
ｄＢｍより多い予測された３次の遮断ポイントを示す。
【００２８】図８および９の概略図は、シングルエンド
あるいは差動入力から電流制御スイッチへ差動ＬＯおよ
び（／ＬＯ）信号を供給するために使用される２つのＬ
Ｏ駆動回路を示している。図８に示される回路は電流ス
イッチング制御回路は図４および５に示されるようなｎ
ｐｎスイッチングトランジスタのみを使用する時に使用
され、図９に示される回路は図６に示されるようなｎｐ
ｎおよびｐｎｐの両方のスイッチングトランジスタが使
用される時に使用される。駆動回路は低いレベルの正弦
波ＬＯ入力信号ＬＯinおよび（／ＬＯin）に応じてミキ
サに早い立上り／下降時間の出力矩形波信号ＬＯout お
よび（／ＬＯout ）を供給し、これは低い歪みおよび高
い周波数変換利得を達成するために必要である。
あるいは差動入力から電流制御スイッチへ差動ＬＯおよ
び（／ＬＯ）信号を供給するために使用される２つのＬ
Ｏ駆動回路を示している。図８に示される回路は電流ス
イッチング制御回路は図４および５に示されるようなｎ
ｐｎスイッチングトランジスタのみを使用する時に使用
され、図９に示される回路は図６に示されるようなｎｐ
ｎおよびｐｎｐの両方のスイッチングトランジスタが使
用される時に使用される。駆動回路は低いレベルの正弦
波ＬＯ入力信号ＬＯinおよび（／ＬＯin）に応じてミキ
サに早い立上り／下降時間の出力矩形波信号ＬＯout お
よび（／ＬＯout ）を供給し、これは低い歪みおよび高
い周波数変換利得を達成するために必要である。
【００２９】図８の回路において、相補的なＬＯ入力信
号はｎｐｎ差動トランジスタ対Ｑ15，Ｑ16のベースに供
給され、電流源Ｉ３はその対を通る電流を引出す。Ｑ15
およびＱ16を通る電流は、出力ｎｐｎトランジスタＱ17
およびＱ18の各バイアス電圧を設定するためにそれぞれ
出力抵抗器Ｒ５およびＲ６を通って流れ、電流源Ｉ４お
よびＩ５はこれらの出力抵抗器を通って流れる電流を供
給する。相補的な差動矩形波ＬＯ出力は、Ｑ17およびＱ
18のエミッタから得られる。
号はｎｐｎ差動トランジスタ対Ｑ15，Ｑ16のベースに供
給され、電流源Ｉ３はその対を通る電流を引出す。Ｑ15
およびＱ16を通る電流は、出力ｎｐｎトランジスタＱ17
およびＱ18の各バイアス電圧を設定するためにそれぞれ
出力抵抗器Ｒ５およびＲ６を通って流れ、電流源Ｉ４お
よびＩ５はこれらの出力抵抗器を通って流れる電流を供
給する。相補的な差動矩形波ＬＯ出力は、Ｑ17およびＱ
18のエミッタから得られる。
【００３０】図９の駆動回路は、Ｑ15およびＱ16と同じ
ように第２の差動対Ｑ15' およびＱ16' を備えている。
Ｑ15' ，Ｑ16' の差動対はそれらの各コレクタ回路に出
力抵抗器Ｒ５' およびＲ６' を含む。電流源トランジス
タＱ19およびＱ20は、それぞれＱ15／Ｑ16およびＱ15'
／Ｑ16' の差動対に電流を供給するためにバイアスライ
ンＶｂ１およびＶｂ２によってそれぞれバイアスされて
いる。縦続接続されたトランジスタＱ21およびＱ22はＱ
15／Ｑ16およびＱ15' ／Ｑ16' の出力抵抗器の両側でＶ
ｂ１およびＶｂ２によってそれぞれバイアスされ、ＤＣ
バイアスレベルを供給する。１対の相補的なＬＯ出力は
Ｑ15およびＱ16のコレクタから得られ、相補的なＬＯ出
力の第２の組みはＱ15' ，Ｑ16' のコレクタから得られ
る。
ように第２の差動対Ｑ15' およびＱ16' を備えている。
Ｑ15' ，Ｑ16' の差動対はそれらの各コレクタ回路に出
力抵抗器Ｒ５' およびＲ６' を含む。電流源トランジス
タＱ19およびＱ20は、それぞれＱ15／Ｑ16およびＱ15'
／Ｑ16' の差動対に電流を供給するためにバイアスライ
ンＶｂ１およびＶｂ２によってそれぞれバイアスされて
いる。縦続接続されたトランジスタＱ21およびＱ22はＱ
15／Ｑ16およびＱ15' ／Ｑ16' の出力抵抗器の両側でＶ
ｂ１およびＶｂ２によってそれぞれバイアスされ、ＤＣ
バイアスレベルを供給する。１対の相補的なＬＯ出力は
Ｑ15およびＱ16のコレクタから得られ、相補的なＬＯ出
力の第２の組みはＱ15' ，Ｑ16' のコレクタから得られ
る。
【００３１】図９のｎｐｎ装置Ｑ15およびＱ16からの相
補的なＬＯ出力は図６のｐｎｐスイッチトランジスタＱ
11' 乃至Ｑ14' に供給され、ｐｎｐ装置Ｑ15' およびＱ
16'からの相補的なＬＯ出力はｎｐｎスイッチトランジ
スタＱ11乃至Ｑ14に供給される。図６におけるスイッチ
の各組と関連した回路構成は、１組のｎｐｎトランジス
タおよび１組のｐｎｐトランジスタを含む。これはｎｐ
ｎ装置よりも通常遅いｐｎｐトランジスタを補償する位
相整合スイッチング動作を行う。さらに、駆動回路への
正弦波ＬＯ入力信号はＬＯ信号、接地基準および良好な
整合を含む入力および出力全てを形成するために抵抗器
を通って接地するように終端される高いインピーダンス
入力を駆動する。
補的なＬＯ出力は図６のｐｎｐスイッチトランジスタＱ
11' 乃至Ｑ14' に供給され、ｐｎｐ装置Ｑ15' およびＱ
16'からの相補的なＬＯ出力はｎｐｎスイッチトランジ
スタＱ11乃至Ｑ14に供給される。図６におけるスイッチ
の各組と関連した回路構成は、１組のｎｐｎトランジス
タおよび１組のｐｎｐトランジスタを含む。これはｎｐ
ｎ装置よりも通常遅いｐｎｐトランジスタを補償する位
相整合スイッチング動作を行う。さらに、駆動回路への
正弦波ＬＯ入力信号はＬＯ信号、接地基準および良好な
整合を含む入力および出力全てを形成するために抵抗器
を通って接地するように終端される高いインピーダンス
入力を駆動する。
【００３２】高速、低い歪み、高いダイナミック範囲、
平衡および線形の能動ミキサの幾つかの実施例が示さ
れ、説明されたが、多くの変化および別の実施例が当業
者によって可能である。したがって、本発明が特許請求
の範囲によってのみ限定されるべきである。
平衡および線形の能動ミキサの幾つかの実施例が示さ
れ、説明されたが、多くの変化および別の実施例が当業
者によって可能である。したがって、本発明が特許請求
の範囲によってのみ限定されるべきである。
【図１】従来のミキサ回路の概略図。
【図２】従来のミキサ回路の概略図。
【図３】本発明の好ましい実施例において使用された電
圧電流変換回路の概略図。
圧電流変換回路の概略図。
【図４】本発明を使用している第１の能動ミキサ設計の
概略図。
概略図。
【図５】本発明を使用している第２の能動ミキサ設計の
概略図。
概略図。
【図６】本発明の好ましい実施例の概略図。
【図７】図６の回路の動作シーケンスを示すタイミング
図。
図。
【図８】ｎｐｎトランジスタスイッチのみを使用するミ
キサ回路で使用するＬＯ駆動回路の概略図。
キサ回路で使用するＬＯ駆動回路の概略図。
【図９】ｎｐｎおよびｐｎｐスイッチングトランジスタ
の両方を使用する平衡ミキサ回路で使用するＬＯ駆動回
路の概略図。
の両方を使用する平衡ミキサ回路で使用するＬＯ駆動回
路の概略図。
Ｉ４，Ｉ５，Ｉ６，Ｉ７…変換電流信号、Ｑ１乃至Ｑ
４，Ｑ１' 乃至Ｑ４' …変換回路、Ｑ11乃至Ｑ14…出力
電流制御回路。
４，Ｑ１' 乃至Ｑ４' …変換回路、Ｑ11乃至Ｑ14…出力
電流制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドワイト・デー・バードサル アメリカ合衆国、カリフォルニア州 90650、ノーウオーク、ドマート・アベニ ュー 14300
Claims (25)
- 【請求項１】 変換電流信号の第１の対が変換電流信号
の第２の対と整合されている相補的な変換電流信号の第
１および第２の対に入力電圧信号を変換する１対のシン
グルエンド入力の差動電圧電流変換回路と、 局部発振器信号によって変調された前記入力電圧信号を
表す１対の相補的な出力信号を発生するための変換電流
信号の前記対の少なくとも１つおよび局部発振器信号に
応答する出力電力制御手段とを具備していることを特徴
とする能動ミキサ回路。 - 【請求項２】 前記各変換回路が前記入力電圧信号のそ
れぞれを受信するために接続されたベースを有する相補
的なバイポーラトランジスタの第１の対を具備し、それ
らのエミッタが各電流源に接続され、それらのコレクタ
が各電圧基準に接続され、相補的なバイポーラトランジ
スタの第２の対のベースが前記第１のトランジスタ対に
おける同じ導電型のトランジスタのエミッタに接続さ
れ、それらのエミッタが利得設定回路に接続され、それ
らのコレクタが相補的な変換電流信号の前記第１および
第２の対のそれぞれに電流信号の１つを供給する請求項
１記載の能動ミキサ回路。 - 【請求項３】 前記利得設定回路が前記１対の変換回路
の第２のトランジスタの対のエミッタ間に接続されたイ
ンピーダンスを具備している請求項２記載の能動ミキサ
回路。 - 【請求項４】 前記出力電流制御手段は、前記局部発振
器信号によって変調された前記入力電圧信号を差動的に
表す相補的な出力電流信号の第１の対を生成するために
相補的な変換電流信号の前記対の１つおよび相補的な局
部発振器信号の対に応答する第１の電流制御回路と、前
記第１の対の相補的な出力電流信号にそれぞれ整合する
第２の対の相補的な出力電流信号を生成するために相補
的な変換電流信号の前記対の他方のものおよび相補的な
局部発振器信号の前記対に応答する第２の電流制御回路
と、局部発振器の率で変化し、前記入力電圧信号によっ
て実質的に線形に変化する第１のネット出力手段を生成
する前記第２の電流制御回路からの相補的な出力電流信
号と前記第１の電流制御回路からの出力電流信号を差動
的に結合する第１の出力手段と、前記第１のネット出力
信号に対して相補的である第２のネット出力信号を生成
するために前記第１および第２の電流制御回路からの別
の出力電流信号を差動的に結合する第２の出力手段とを
具備している請求項１記載の能動ミキサ回路。 - 【請求項５】 互いに相補的であり、別の対の各電流と
整合される変換電流信号の第１および第２の対に入力電
圧信号を変換する手段と、 前記入力電圧信号に対して実質的に線形に変化する出力
電圧信号を生成するために混合信号と前記対のそれぞれ
からの少なくとも１つの変換電流信号を混合する電流制
御手段とを具備していることを特徴とする能動ミキサ回
路。 - 【請求項６】 前記変換手段は前記入力電圧信号を受信
するために接続されたベースを有する相補的なバイポー
ラトランジスタの第１の対を有する少なくとも１つの変
換回路を具備し、それらのエミッタが各電流源に接続さ
れ、それらのコレクタが各電圧基準に接続され、相補的
なバイポーラトランジスタの第２の対のベースが前記第
１の対と同じ導電型トランジスタのエミッタに接続さ
れ、それらのエミッタが利得設定回路に接続され、それ
らのコレクタが相補的な変換電流の前記対のそれぞれに
電流信号の少なくとも１つを供給する請求項５記載の能
動ミキサ回路。 - 【請求項７】 前記変換手段が、前記変換回路のそれぞ
れ１つに供給された相補的な入力電圧信号の形態で前記
入力信号電圧を受信する前記変換回路の整合された対を
具備している請求項６記載の能動ミキサ回路。 - 【請求項８】 変換回路の前記対の相補的なバイポーラ
トランジスタの第２の対のエミッタが共通の利得設定回
路の両側にそれぞれ接続されている請求項７記載の能動
ミキサ回路。 - 【請求項９】 相補的なバイポーラトランジスタの前記
第２の対における同じ導電型のトランジスタのコレクタ
が相補的な変換電流の前記対の１つを供給し、相補的な
バイポーラトランジスタの前記第２の対における他のト
ランジスタのコレクタが相補的な変換電流の他の前記対
を供給する請求項７記載の能動ミキサ回路。 - 【請求項１０】 前記変換手段が前記変換回路の１つを
具備し、前記変換回路における相補的なバイポーラトラ
ンジスタの前記第２の対のコレクタが相補的な電流の前
記対のそれぞれに１電流を供給し、相補的な電流の前記
対のそれぞれに別の電流を供給するために相補的なバイ
ポーラトランジスタの前記第２の対のコレクタにおける
電流を反射する電流ミラー手段を具備している請求項６
記載の能動ミキサ回路。 - 【請求項１１】 前記電流制御手段が前記入力電圧変換
手段から各相補的な電流信号を受信するために共通に接
続された各差動対のエミッタと２つ差動的に接続され、
交差結合されたバイポーラトランジスタ対を具備し、そ
れらのベースが相補的な混合信号を受信するために接続
され、それらのコレクタが前記相補的な電流信号に応じ
て１対の相補的出力電圧信号を生成するために各電圧出
力回路に接続される請求項５記載の能動ミキサ回路。 - 【請求項１２】 前記変換手段が各相補的な差動入力電
圧信号を受信する前記変換回路の整合された対を具備
し、前記出力差動対の１つが前記変換回路の１つから電
流を受信するために接続され、前記出力差動対の他方の
ものが前記変換回路の他方から相補的な電流を受信する
ために接続されている請求項１１記載の能動ミキサ回
路。 - 【請求項１３】 前記相補的な混合信号が局部コレクタ
信号およびその相補成分を含む請求項１１記載の能動ミ
キサ回路。 - 【請求項１４】 相補的な変換電流信号の第１および第
２の対に入力電圧信号を変換する手段と、 相補的な出力電流信号の各対を生成するために混合信号
と相補的な変換電流信号の第１および第２の対のそれぞ
れ１つを混合する第１および第２の電流制御手段と、 前記入力電圧信号に関して実質的に線形である第１のネ
ット出力信号を得るために前記相補的な出力電流信号の
対の１つからの出力電流信号の１つを前記対の他方から
の相補的な出力電流信号と差動的に結合する手段とを具
備していることを特徴とする能動ミキサ回路。 - 【請求項１５】 前記第１の出力信号に実質的に相補的
である第２のネット出力信号を得るために前記他方の対
からの相補的な出力電流信号と相補的な出力電流信号の
１つの対からの前記出力電流信号の他方のものを差動的
に結合する手段をさらに具備している請求項１４記載の
能動ミキサ回路。 - 【請求項１６】 前記入力電圧信号に関して実質的に線
形である出力電圧信号を生成するために前記差動的に結
合された出力電流信号を有する回路におけるインピーダ
ンスさらに具備している請求項１４記載の能動ミキサ回
路。 - 【請求項１７】 前記変換手段が変換電流信号の第１お
よび第２の対に前記入力電圧を変換し、各対の電流が互
いに相補的であり、他の対の各電流と実質的に整合され
ている請求項１４記載の能動ミキサ。 - 【請求項１８】 前記変換手段が各相補的な入力電圧信
号を受信するための変換回路の整合された対を具備し、
それらの変換回路それぞれが、 変換回路に対する入力電圧信号を受信するようにベース
が接続され、エミッタが各電流源に接続され、コレクタ
が各電圧基準に接続されている相補的なバイポーラトラ
ンジスタの第１の対と、 前記第１の対における同じ導電型トランジスタのエミッ
タにベースがそれぞれ接続され、エミッタが利得設定回
路に接続され、コレクタの１つが相補的な変換電流信号
の前記第１の対に電流信号の１つを供給し、それらのコ
レクタの他方が相補的な変換電流信号の前記第２の対に
電流信号の１つを供給する相補的なバイポーラトランジ
スタの第２の対とを具備している請求項１４記載の能動
ミキサ回路。 - 【請求項１９】 前記第１および第２の電流制御手段が
同じ導電型の第１、第２、第３および第４のバイポーラ
トランジスタをそれぞれ具備し、第１および第２のトラ
ンジスタのエミッタが一方の前記変換回路から変換電流
を受信するために共に接続され、第３および第４のトラ
ンジスタのエミッタが他方の前記変換回路から相補的な
変換電流を受信するために共に接続され、前記第１およ
び第４のトランジスタのベースが第１の混合信号を受信
するために接続され、前記第２および第３のトランジス
タのベースが第１の混合信号に相補的である第２の混合
信号を受信するために接続され、前記第１および第３の
トランジスタのコレクタが第１の出力電流信号を生成す
るために共に接続され、前記第２および第４のトランジ
スタのコレクタが前記第１の出力電流信号に相補的であ
る第２の出力電流信号を生成するために共に接続されて
いる請求項１８記載の能動ミキサ。 - 【請求項２０】 前記結合手段は、前記出力電流信号そ
れぞれを反射する手段と、前記第１のネット出力信号に
前記第１および第２の電流制御手段からの相補的な反射
された電流の第１の対を差動的に結合する手段と、前記
第１のネット出力信号に対して相補的である第２のネッ
ト出力信号に前記第１および第２の電流制御手段からの
相補的な反射された電流の第２の対を差動的に結合する
手段とを具備している請求項１９記載の能動ミキサ。 - 【請求項２１】 前記第１の電流制御手段のトランジス
タが各変換回路の第２のトランジスタの１つと同じ導電
型から成り、各変換回路の第２のトランジスタの１つか
ら変換電流を受信するために接続され、前記第２の電流
制御手段のトランジスタが前記第１の電流制御手段のト
ランジスタに異なる導電率から成るが、各変換回路の他
の第２のトランジスタと同じ導電型から成り、各変換回
路の他の第２のトランジスタの他方のものから変換電流
を受信するために接続される請求項１９記載の能動ミキ
サ。 - 【請求項２２】 前記第１および第２の電流制御手段に
局部発振器混合信号を供給する駆動回路を具備し、この
駆動回路は、混合信号を供給するために前記第１の電流
制御手段のトランジスタに相補的であるバイポーラトラ
ンジスタと、混合信号を供給するために前記第２の電流
制御手段のトランジスタに相補的であるバイポーラトラ
ンジスタをさらに具備し、それによって前記第１および
第２の電流制御手段のトランジスタによって位相整合ス
イッチングを可能にしている請求項２１記載の能動ミキ
サ。 - 【請求項２３】 前記変換手段が各相補的な入力電圧信
号を受信する変換回路の整合された対を具備し、前記第
１および第２の電流制御手段はそれぞれ同じ導電型の第
１，第２，第３および第４のバイポーラトランジスタを
それぞれ具備し、第１および第２のトランジスタのエミ
ッタは前記変換回路の１つから変換電流を受信するため
に共に接続され、第３および第４のトランジスタのエミ
ッタは前記変換回路の他方から相補的な変換電流を受信
するために共に接続され、前記第１および第４のトラン
ジスタのベースは第１の混合信号を受信するために接続
され、前記第２および第３のトランジスタのベースは前
記第１の混合信号に対して相補的である第２の混合信号
を受信するために接続され、第１および第３のトランジ
スタのコレクタは第１の出力電流信号を発生するために
共に接続され、第２および第４のトランジスタのコレク
タは前記第１の出力電流信号に相補的である第２の出力
電流信号を発生するために共に接続されている請求項１
４記載の能動ミキサ。 - 【請求項２４】 前記結合手段が前記出力電流信号それ
ぞれを反射する手段と、前記第１のネット出力信号に前
記第１および第２の制御手段からの相補的な反射された
電流の第１の対を差動的に結合する手段と、前記第１の
ネット出力信号に相補的である第２のネット出力信号に
前記第１および第２の電流制御手段からの相補的な反射
された電流の第２の対を差動的に結合する手段とを具備
している請求項２３記載の能動ミキサ。 - 【請求項２５】 前記第１の電流制御手段のトランジス
タが互いに同じ導電型から成り、前記第２の電流制御手
段のトランジスタと反対の導電型から成る請求項２３記
載の能動ミキサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86498792A | 1992-04-07 | 1992-04-07 | |
| US864987 | 1992-04-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629748A true JPH0629748A (ja) | 1994-02-04 |
Family
ID=25344473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5080800A Pending JPH0629748A (ja) | 1992-04-07 | 1993-04-07 | シングルエンド差動電圧電流変換回路を有する平衡能動ミキサ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0565299A1 (ja) |
| JP (1) | JPH0629748A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
| JP2012249239A (ja) * | 2011-05-31 | 2012-12-13 | Fujitsu Semiconductor Ltd | ミキサ回路 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4430314C2 (de) * | 1994-08-26 | 1997-01-16 | Telefunken Microelectron | HF-Mischstufe |
| US5768700A (en) * | 1996-03-14 | 1998-06-16 | Advanced Micro Devices, Inc. | High conversion gain CMOS mixer |
| US5659263A (en) * | 1996-03-25 | 1997-08-19 | Motorola, Inc. | Circuit and method for correcting phase error in a multiplier circuit |
| US5901350A (en) * | 1996-09-30 | 1999-05-04 | Fairchild Semiconductor Corporation | Low distortion large swing frequency down coverter filter amplifier circuit |
| DE19645508A1 (de) * | 1996-11-05 | 1998-05-07 | Philips Patentverwaltung | Schaltungsanordnung zur Hochfrequenzpegelregelung |
| GB2321147A (en) * | 1997-01-10 | 1998-07-15 | Plessey Semiconductors Ltd | Mixer circuit utilising current conveyors |
| US5999053A (en) * | 1998-07-02 | 1999-12-07 | Philips Electronics North America Corporation | Current steering variable gain amplifier with linearizer |
| DE19901751B4 (de) * | 1999-01-18 | 2005-11-24 | Rohde & Schwarz Gmbh & Co. Kg | Mehrfachüberlagerungsstufe für einen Empfänger oder Spektrumanalysator |
| KR100358358B1 (ko) * | 2000-01-27 | 2002-10-25 | 한국전자통신연구원 | 고 대역통과 특성에 의해 디씨 오프셋 특성을 개선한주파수 혼합기 회로 |
| FR2818831B1 (fr) * | 2000-12-22 | 2003-03-21 | St Microelectronics Sa | Dispositif de transposition de frequence a admissibilite elevee |
| US6804499B2 (en) | 2001-04-09 | 2004-10-12 | Koninklijke Philips Electronics N.V. | Power-mixer architecture for a transmitter |
| EP1296446A1 (fr) * | 2001-09-25 | 2003-03-26 | Koninklijke Philips Electronics N.V. | Circuit de conversion linéaire de puissance |
| FR2836305B1 (fr) * | 2002-02-15 | 2004-05-07 | St Microelectronics Sa | Melangeur differentiel classe ab |
| KR20060009276A (ko) | 2003-04-29 | 2006-01-31 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 혼합기-시스템, 이득-블록-시스템, 혼합기, 이득-블록과이를 포함하는 장치 및 방법 |
| DE10344876B3 (de) * | 2003-09-26 | 2005-05-19 | Infineon Technologies Ag | Signalverarbeitungseinrichtung, insbesondere für den Mobilfunk |
| US11323085B2 (en) | 2019-09-04 | 2022-05-03 | Analog Devices International Unlimited Company | Voltage-to-current converter with complementary current mirrors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
-
1993
- 1993-03-31 EP EP93302534A patent/EP0565299A1/en not_active Withdrawn
- 1993-04-07 JP JP5080800A patent/JPH0629748A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
| JP2012249239A (ja) * | 2011-05-31 | 2012-12-13 | Fujitsu Semiconductor Ltd | ミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0565299A1 (en) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629748A (ja) | シングルエンド差動電圧電流変換回路を有する平衡能動ミキサ | |
| JP3575898B2 (ja) | 増幅器回路 | |
| EP1176713A1 (en) | Gilbert-cell mixer with gain control | |
| GB2302772A (en) | Mixers | |
| JPS6156642B2 (ja) | ||
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US4335358A (en) | Class "B" type amplifier | |
| EP0730345B1 (en) | Variable gain circuit | |
| US4614911A (en) | Balanced modulator circuit | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP3204565B2 (ja) | 位相シフト回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US5650743A (en) | Common mode controlled signal multiplier | |
| US6133763A (en) | High impedance circuit | |
| JPS6145884B2 (ja) | ||
| JPS6376508A (ja) | 位相比較器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPH0478044B2 (ja) | ||
| EP0853375A1 (en) | Double balanced mixer circuit | |
| JPH0527282B2 (ja) | ||
| JPH032985Y2 (ja) | ||
| JPH0346407A (ja) | 可変利得増幅器 | |
| JPH10242764A (ja) | ミキサー回路 | |
| JP3104324B2 (ja) | 掛算回路 | |
| JP2737430B2 (ja) | 周波数逓倍・ミキサ回路 |