JPH0634584B2

JPH0634584B2 - 三相インバ−タ

Info

Publication number: JPH0634584B2
Application number: JP59127896A
Authority: JP
Inventors: 志朗後藤; 万太郎中村
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1984-06-21
Filing date: 1984-06-21
Publication date: 1994-05-02
Anticipated expiration: 2009-05-02
Also published as: JPS619171A

Description

【発明の詳細な説明】産業上の利用分野本発明は、直流を交流に交換するための三相インバータ
に関し、更に詳細には、基本波成分が多く、高調波成分
が少ない正弦波に近い出力電圧を容易に得ることが可能
な三相インバータに関する。

従来の技術三相インバータの各相のパルス幅制御信号を０〜３６０
度の全区間で発生させずに、選択された０〜６０度、１
２０〜１８０度、１８０〜２４０度、３００〜３６０度
の区間でのみ発生させる方式は、既に提案されている。

発明が解決しようとする問題点しかし、従来の方法はｍsin （θ＋３０゜）及びｍsin
（θ−３０゜）の波形と三角波との交点に於いて三相イ
ンバータのスイツチの転流を行うことを原理としたもの
であり、簡単な構成で目標正弦波を発生させることは出
来なかつた。

直流電圧に基づいて近似正弦波を発生させる別の方法と
して、例えば特開昭５７−２０２８７７号公報に開示さ
れているようにインバータのスイッチング素子の制御パ
ターンを予めメモリに書き込んでおき、これを読み出し
てスイッチング素子を制御する方法が知られている。し
かし、この方法においてインバータの出力電圧を調整す
る時には、出力電圧の変化に対応させて多数の種類の制
御パターンをメモリに予め書き込んでおくか、又はイン
バータとは別に電圧調整装置を設けることが必要にな
る。

そこで、本発明の目的は、予め記憶したデータに基づい
て近似正弦波を発生させる場合において正弦波出力電圧
の振幅制御を容易に達成することができる三相インバー
タ提供することにある。

問題点を解決するための手段上記目的を達成するための本発明は、第１相の第１及び
第２のスイツチ、第２相の第３及び第４のスイツチ、第
３相の第５及び第６のスイツチが三相ブリツジ接続され
た直流−交流変換回路と、前記第１、第２、第３、第
４、第５、及び第６のスイツチをオンオフ制御するため
の制御回路とから成り、前記直流−交流変換回路の各相
の相電圧の位相角０度より位相角６０度までの間で、ｍ
sin（θ＋３０゜）（但し、前記ｍは所望正弦波出力電
圧の振幅を示す数値、前記θは任意の角度を示す値であ
る。）で示される波形を、０度より大きく６０度より小
さい任意の位相角θ₁、θ₂、…θ_n-1によつてｎ個（但
しｎは任意の整数）の区間に分割し、各区間に於いて前
記波形の面積に対応するオン期間が得られるように制御
信号を形成し、この制御信号で前記第１、第３、及び第
５のスイツチを制御し、且つ位相角１２０度から１８０
度までの間では前記０度から６０度までの動作と位相角
９０度を中心にして対称の動作となるように前記第１、
第３、及び第５のスイツチをオン状態となし、且つ位相
角１８０度から３６０度までの間では前記０度から１８
０度までの動作と位相角１８０度を中心にしてオンオフ
期間を反転した状態で対称動作となるように前記第１、
第３、及び第５のスイツチをオン状態となし、且つ前記
第２、第４、及び第６のスイツチを前記第１、第３、及
び第５のスイツチと反対動作させるように構成した三相
インバータにおいて、クロツクパルス発生器と、このク
ロツクパルス発生器から供給されるクロツクパルスに応
答して位相角度信号θ₆₀を発生し、且つ３６０度を６等
分して得られる６０度間隔の位相範囲を示す位相範囲指
示信号ｋを発生する例えば実施例のリングカンウタＲＣ
のようなカウンタ回路と、各相の０度から６０度、及び
１８０度から２４０度の範囲を前記ｎ個に分割した各区
間内の前記第１〜第６のスイツチの導通時間幅を決める
ためのデータ（例えば０．５α_i）を予め記憶し、前記
カウンタ回路から得られる前記角度信号θ₆₀に応答して
各区間の導通時間幅データを出力する例えば実施例の第
１のメモリＭ₁のような第１の導通時間幅データ発生回
路と、各相の１２０度から１８０度、及び３００度から
３６０度の範囲を前記ｎ個に分割した各区間内の第１〜
第６のスイツチの導通時間幅を決めるためのデータ（例
えば０．５β_i）を予め記憶し、前記カウンタ回路から
得られる前記角度信号θ₆₀に応答して各区間の導通時間
幅データを出力する例えば実施例の第２のメモリＭ₂の
ような第２の導通時間幅データ発生回路と、前記所望正
弦波出力電圧の振幅の変化に応じて前記第１の導通時間
幅データ発生回路の出力データ値を変えて第１の時間幅
データ（例えば０．５ｍα_i）を出力する例えば実施例
の掛算器(3)のような第１の時間幅データ変更回路と、
前記所望正弦波出力電圧の振幅の変化に応じて前記第２
の導通時間幅データ発生回路の出力データ値を変えて第
２の時間幅データ（例えば０．５ｍβ_i）を出力する例
えば実施例の掛算器(4)のような第２の時間幅データ変
更回路と、前記カウンタ回路から得られる前記角度信号
θ₆₀でアドレス指定されるアドレスを有し、前記ｎ個の
各区間の基準角度データを予め記憶するが又はこの基準
角度データと個々のアドレスに対応する角度θ₆₀との差
の絶対値データを予め記憶し、前記カウンタ回路から得
られる前記角度信号θ₆₀に応答して前記基準角度データ
と前記角度θ₆₀との差の絶対値に対応する角度データを
出力する例えば実施例の第３のメモリＭ₃のような角度
データ信号発生回路と、前記第１の時間幅データ変更回
路から得られる前記第１の時間幅データと前記角度デー
タ発生回路から得られる前記角度データとに基づいて前
記ｎ個の各区間に適合する第１のスイツチ制御信号を発
生する例えば実施例の第１のコンパレータＣ₁のような
第１のスイツチ制御信号発生回路と、前記第２の時間幅
データ変更回路から得られる前記第２の時間幅データと
前記角度データ発生回路から得られる前記角度データと
に基づいて前記ｎ個の各区間に適合する第２のスイツチ
制御信号を発生する例えば実施例の第２のコンパレータ
Ｃ₂のような第２のスイツチ制御信号発生回路と、前記
第１及び第２のスイツチ制御信号発生回路から得られる
前記第１及び第２のスイツチ制御信号と前記カウンタ回
路から得られる位相範囲指示信号ｋとに基づいて前記第
１〜第６のスイツチのオン制御パルスを発生するスイツ
チ制御パルス発生回路と、を設けたことを特徴とする三
相インバータに係わるものである。

作用上記発明においては、第１及び第２の時間幅データ変更
回路から得られる第１及び第２の時間幅データと、角度
データ信号発生回路から得られる時間と共に変化する角
度データとに基づいてスイツチ制御信号が形成される。
要するに、第１〜第６のスイツチの制御パルスの幅の情
報と、制御パルスの発生時刻を示す情報とを分離して記
憶し、これ等に基づいて制御パルスを形成する。第１及
び第２の時間幅データ変更回路によって第１及び第２の
導通時間幅データ発生回路の出力データ値を変えると、
正弦波出力電圧の振幅が変化する。従って、種々の振幅
の正弦波出力電圧を容易に得ることができる。

実施例次に、図面を参照して本発明の実施例に係わる三相イン
バータについて述べる。

第１図に示す三相インバータは、トランジスタから成る
第１、第２、第３、第４、第５、及び第６のスイツチＱ
₁〜Ｑ₆をブリツジ接続した直流−交流変換回路(1)と、
その制御回路とから成る。制御回路は、クロツクパルス
発生器ＯＳと、角度信号θ₆₀と位相範囲指示信号ｋとを
発生するリングカウンタＲＣと、パルス幅変調（ＰＷ
Ｍ）における分割パターンを示す信号を発生する分割パ
ターン信号発生回路Ｐと、３つのメモリＭ₁、Ｍ₂、
Ｍ₃、振幅信号発生回路(2)と、２つの掛算回路(3)(4)
と、２つのコンパレータＣ₁、Ｃ₂と、制御パルス発生回
路(5)とから成る。なお、第１図では接続が省略されて
いるが、実際には制御パルス発生回路(5)の出力ライン
はスイツチＱ₁〜Ｑ₆のベースにそれぞれ接続されてい
る。このインバータの制御パルス発生回路(5)は、イン
バータの各線間から近似正弦波出力電圧を得るためのＰ
ＷＭ制御パルスを発生する。

次に、第２図〜第４図の波形図を参照して第１図の各部
を詳しく説明する。

リングカウンタＲＣは１１ビツトの出力端子を有し、下
位８ビツトが角度信号θ₆₀を得るために使用され、上位
３ビツトが位相範囲指示信号ｋを得るために使用されて
いる。このリングカウンタＲＣはクロツクパルス発生器
ＯＳの出力パルスに応答して計数出力を発生する。この
際、リングンカウタＲＣのビツトが０゜から３６０゜に
対応して１から１５３５までを繰返し計数する。このカ
ウンタＲＣの１から８までの８ビツトの端子の出力を見
ると、１０進数の２５６を計数すると１から８までのす
べての出力が零になり、１〜２５６までの計数状態と同
一の状態が２５７から３１２までの計数で生じる。即
ち、６０度ごとに同一角度信号θ₆₀が発生する。一方、
リングカウンタＲＣの９から１１までの３ビツトの端子
は、６０度ごとに計数値が増大する。従つて、現在の角
度位置が３６０度の内の６０度間隔のどこの区間である
かを示す位相範囲指示信号ｋが得られる。

分割パターン信号発生回路Ｐは、０〜６０度区間内の分
割数を指定するデータを発生する回路である。この実施
例の説明では０〜６０度を１５度間隔に４つに分割する
ので、デジタルデータ“０００”が出力される。しか
し、０〜７のパターンに対応して８種類のデータを３ビ
ツトのデジタル信号で出力することが出来る。

第１のメモリＭ₁は、第１の導通時間幅データ発生回路
を構成するものであり、Ｕ、Ｖ、Ｗの各相の０゜〜６０
゜及び１８０゜〜２４０゜の範囲を１５゜間隔で４つに
分割した各区間における第１、第３、第５のスイツチＱ
₁、Ｑ₃、Ｑ₅の導通時間幅を決めるデータを予め記憶す
るものである。即ち、このメモリＭ₁は第２図(C)のＵ相
（第１相）における０゜〜６０゜、第２図(D)のＶ相
（第２相）の０゜〜６０゜、第２図(B)のＷ相（第３
相）の１８０゜〜２４０゜に示すα₁、α₂、α₃、α₄の
パルス幅に対応する０．５α₁、０．５α₂、０．５
α₃、０．５α₄のデータを記憶するものである。なお、
三相平衡出力を得る場合には、１２０度の位相差を有し
てＵ、Ｖ、Ｗ相が実質的に同一パルス幅に制御されるの
で、各相ごとに導通時間幅（パルス幅）データを記憶す
ることは不要であり、４分割に対応してα₁、α₂、
α₃、α₄に対応する４つのデータのみが記憶されてい
る。また、０゜〜１５゜の範囲において角度信号θ₆₀で
指定される全てのアドレスにα₁に関するデータ０．５
α₁が書き込まれ、１５゜〜３０゜の範囲においてθ₆₀
で指定される全てのアドレスにα₂に関するデータ０．
５α₂が書き込まれ、３０゜〜４５゜の範囲においてθ
₆₀で指定される全てのアドレスα₃に関するデータ０．
５α₃が書き込まれ、４５゜〜６０゜の範囲においてθ
₆₀で指定される全てのアドレスにα₄に関するデータ
０．５α₄が書き込まれている。なお、α₁、α₂、α₃、
α₄は正弦波ｍ sin（θ＋３０）の各区間の面積に等し
い数値であり、次の式によつて決定される。

そして、メモリＭ₁にはｍ＝１との場合の、０．５α₁、
０．５α₂、０．５α₃、０．５α₄即ち０．５α_iが書き
込まれている。メモリＭ₁はアドレス指定の入力端子１
〜８を有し、リングカウンタＲＣの入力端子１〜８に接
続されている。従つて、リングカウンタＲＣから得られ
る角度信号θ₆₀がアドレス信号として働き、区間のアド
レスから０．５α_i出力が送出される。即ち、第２図(C)
の０゜〜１５゜区間では０．５α₁、１５゜〜３０゜区
間では０．５α₂、３０゜〜４５゜区間では０．５α₃、
４５゜〜６０゜区間では０．５α₄のデジタル信号が出
力される。なお、０．５α_iを一般式で示すと次の通り
になる。

０．５α_i＝０．５〔cos(θ_i＋３０゜)−cos(θ_i+1＋３
０゜)〕メモリＭ₁の７〜１１の入力端子は分割パタン信号発生
回路Ｐに接続されている。第２図の場合には４分割パタ
ンであるので、デジタル信号“０００”が与えられ、こ
れにより、０．５α₁〜０．５α₄のデータを出力する。
分割数を変更する場合には、分割パタン信号発生回路Ｐ
から別のデータを出力させ、メモリＭ₁から別の分割数
に対応するデータを読み出す。この動作をさせるために
は、種々の分割数に対応する０．５α_iのデータを予め
メモリＭ₁に書き込んでおく必要がある。

第２のメモリＭ₂は、第２の導通時間幅データ発生回路
を構成するものであり、Ｕ、Ｖ、Ｗの各相の１２０゜〜
１８０゜及び３００゜〜３６０゜の範囲を１５゜間隔で
４つに分割した各区間における第１、第３、第５のスイ
ツチＱ₁、Ｑ₃、Ｑ₅の導通時間幅を決めるデータを予め
記憶するものである。即ち、このメモリＭ₂は第２図(C)
のＵ相における１２０゜〜１８０゜、第２図(D)のＶ相
の３００゜〜３６０゜、第２図(B)のＷ相の１２０゜〜
１８０゜に示すβ₁、β₂、β₃、β₄のパルス幅に対応す
る０．５β₁、０．５β₂、０．５β₃、０．５β₄のデー
タを記憶するものである。なお、三相平衡出力を得る場
合には、１２０度の位相差を有してＵ、Ｖ、Ｗ相が実質
的に同一パルス幅に制御されるので、各相ごとに導通時
間幅（パルス幅）データを記憶することは不要であり、
４分割に対応してβ₁、β₂、β₃、β₄に対応する４つの
データのみが記憶されている。また、０゜〜１５゜にお
ける全てのアドレスにβ₁に関するデータ０．５β₁が書
き込まれ、１５゜〜３０゜における全てのアドレスにβ
₂に関するデータ０．５β₂が書き込まれ、３０゜〜４５
゜における全てのアドレスにβ₃に関するデータ０．５
β₃が書き込まれ、４５゜〜６０゜における全てのアド
レスにβ₄に関するデータ０．５β₄が書き込まれてい
る。なお、β₁、β₂、β₃、β₄は正弦波ｍsin（θ−３
０゜）の各区間の面積に等しい数値であり、次の式によ
つて決定される。

そして、α_１＝β_４、α₂＝β₃、α₃＝β₂、α₄＝β₁の
関係を有する。この例では、ｍ＝１とされ、メモリＭ₂
には、０．５β₁、０．５β₂、０．５β₃、０．５β₄即
ち０．５β_iが書き込まれている。このメモリＭ₂はアド
レス指定の入力端子１〜８を有し、リングカウンタＲＣ
の出力端子１〜８に接続されている。従つて、リングカ
ウンタＲＣから得られる角度信号θ₆₀がアドレス信号と
して働き、各区間のアドレスから０．５β_i出力が送出
される。即ち、第２図(C)の１２０゜〜１３５゜区間で
は０．５β₁、１３５゜〜１５０゜区間では０．５β₂、
１５０゜〜１６５゜区間では０．５β₃、１６５゜〜１
８０゜区間では０．５β₄のデジタル信号が出力され
る。この０．５β_iの各区間の出力を一般式で示すと次
の通りになる。

0,5β_i＝0.5〔cos(θ_i＋９０゜)−cos(θ_iH＋９０゜)〕メモリＭ₂の７〜１１の入力端子は分割パタン信号発生
回路Ｐに接続されている。第２図の場合には４分割パタ
ンであるので、デジタル信号“０００“が与えられ、こ
れにより、０．５β₁〜０．５β₄のデータを出力する。
分割数を変更する場合には、分割パタン信号発生回路Ｐ
から別のデータを出力させ、メモリＭ₂から別の分割数
に対応するデータを読み出す。なお、この動作おさせる
ためには、種々の分割数に対応する０．５β_iのデータ
を予めメモリＭ₂に書き込んでおく必要がある。

第３のメモリＭ₃は、角度データ信号発生回路を構成す
るものであり、ｎ＝４の各区間において第１〜第６のス
イツチＱ₁〜Ｑ₆をオンさせる角度位置を決定するための
基準角度r_iと各アドレスに対応する角度θ₆₀との差の絶
対値から成る角度データ｜r_i−θ₆₀｜を出力するもので
ある。なお、r_iはθ_iとθ_i+1との中間角度を示す。従つ
て、メモリＭ₃の各アドレスにはが書き込まれている。上式において、θ₆₀は、アドレス
ごとに異なるが、r_iは同一区間内で同一値となり、０゜
〜１５゜の区間でr_i＝７．５．１５゜〜３０゜の区間で
r_i＝２２．５゜、３０゜〜４５゜の区間で３７．５゜、
４５゜〜６０゜の区間で５２．５゜となる。この第３の
メモリＭ₃の１〜８の入力端子はリングカウンタＲＣの
１〜８の出力端子に接続されているので、角度信号θ₆₀
でアドレス指定され、各アドレスから｜r_i−θ₆₀｜が読
み出される。第３のメモリＭ₃の９〜１１で示す端子は
分割パタン信号発生回路Ｐに接続されている。メモリＭ
₃には４分割以外の分割パタンの時のr_iも書き込まれて
いるので、指定された分割パタンに応じたデータを得る
ことが出来る。

第１図の符号(2)で示すものは、インバータ出力の振幅
信号を発生するものであり、例えば、インバータ出力電
圧の検出又は設定に基づいて正弦波の振幅を示すデータ
ｍを出力する。

(3)は第１の時間幅データ変更回路を構成する掛算器で
あり、メモリＭ₁の出力０．５α_ｉと振幅信号発生回路
(2)の出力ｍとの乗算出力０．５ｍα_iを第１の時間幅デ
ータとして出力するものである。

(4)は第２の時間幅データ変更回路を構成する掛算器で
あり、メモリＭ₂の出力０．５β_iと振幅信号発生回路
(2)の出力ｍとの乗算出力０．５ｍα_iを第２の時間幅デ
ータとして出力するものである。

第１のコンパレータＣ₁は、第１の掛算器(3)から得られ
る第１の時間幅データ０．５ｍα_iと、メモリＭ₃から出
力される角度データ｜r_i−θ₆₀｜とを比較し、｜r_i−θ
₆₀｜≦０．５ｍα_iの時に高レベル即ち論理の“１”の
出力を発生し、｜r_i−θ₆₀｜＞０．５ｍα_iの時に低レ
ベル出力即ち論理“０”を発生するものである。第３図
は、｜r_i−θ₆₀｜と０．５ｍα_iとの関係を示すもので
あり、θ_i〜θ_i+1の全期間において掛算器(3)から０．
５ｍα_iが出力されている。一方、角度データ｜r_i−θ
₆₀｜は、リングカウンタＲＣの出力に応じて変化する。
第３図の場合には、角度信号θ₆₀がθ_iからr_iに向つて
変化するに従つて｜r_i−θ₆₀｜は小さくなり、ｍα_iで
示すパルスの前縁時点で｜r_i−θ₆₀｜≦０．５ｍα_iの
条件が成立し、コンパレータＣ₁の出力は論理“１”即
ち高レベルになる。そして、θ₆₀がr_iからθ_i+1に向う
に従つて、｜r_i−θ₆₀｜は徐々に大きくなり、ｍα_iパ
ルスの後縁まで｜r_i−θ₆₀｜≦０．５ｍα_iの条件が保
たれるが、その後は｜r_i−θ₆₀｜＞０．５ｍα_iとな
り、コンパレータＣ₁の出力は論理“０”即ち低レベル
になる。この結果、θ_iからθ_i+1の（ｉ＋１）区間にお
いて、第３図に示すｍα_iのパルスに相当する出力がコ
ンパレータＣ₁から得られる。コンパレータＣ₁から第３
図のｍα_iに示す出力が得られるということは、第２図
(C)(D)(E)におけるα₁、α₂、α₃、α₄の出力パルスが
得られることを意味する。

第２のコンパレータＣ₂は、第２の掛算器(4)から得られ
る第２の時間幅データ０．５ｍβ_iと、メモリＭ₃から出
力される角度データ｜r_i−θ₆₀｜とを比較し、｜r_i−θ
₆₀｜≦０．５ｍβ_iの時に高レベル即ち論理の“１”の
出力を発生し、｜r_i−θ₆₀｜＞０．５ｍα_iの時に低レ
ベル出力即ち論理“０”を発生するものである。これ
を、第３図を参照して説明すると、θ_i〜θ_i+1の全期間
において掛算器(4)から０．５ｍα_iが出力される。一
方、角度データ｜r_i−θ₆₀｜は、リングカウンタＲＣの
出力に応じて変化する。第３図の場合には、角度信号θ
₆₀がθ_iからr_iに向つて変化するに従つて｜r_i−θ₆₀｜
は小さくなり、ｍβ_iで示すパルスの前縁時点で｜r_i−
θ₆₀｜≦０．５ｍβ_iの条件が成立し、コンパレータＣ₂
の出力は論理“１”即ち高レベルになる。そして、θ₆₀
がr_iからθ_i+1に向うに従つて、｜r_i−θ₆₀｜は徐々に
大きくなり、ｍβ_iパルスの後縁まで｜r_i−θ₆₀｜≦
０．５ｍβ_iの条件が保たれるが、その後は｜r_i−θ₆₀
｜＞０．５ｍβ_iとなり、コンパレータＣ₂の出力は論理
“０”即ち低レベルになる。この結果、θ_iからθ_i+1の
（ｉ＋１）区間において、第３図に示すｍβ_iのパルス
に相当する出力がコンパレータＣ₂から得られる。コン
パレータＣ₂から第３図のｍβ_iに示す出力が得られると
いうことは、第２図(C)(D)(E)におけるβ₁、β₂、β₃、
β₄の出力パルスが得られることを意味する。

スイツチ制御パルス発生回路(5)は、第１図及び第２の
コンパレータＣ₁、Ｃ₂の出力と、リングカウンタＲＣの
位相範囲指示信号ｋとに基づいてスイツチＱ₁〜Q₂の制
御パルスを発生するものである。即ち、このスイツチ制
御パルス発生回路(5)は、分配用ゲート回路を含み、各
相の０゜〜６０゜区間において第１のコンパレータＣ₁
の出力α₁、α₂、α₃、α₄を第１、第３、第５のスイツ
チＱ₁、Ｑ₃、Ｑ₅に供給し、各相の１８０゜〜２４０゜
区間において第１のコンパレータＣ₁の出力α₁、α₂、
α₃、α₄を第２、第４、第６のスイツチＱ₂、Ｑ₄、Ｑ₆
に供給し、各相の１２０゜〜１８０゜区間において第２
のコンパレータＣ₂の出力β₁、β₂、β₃、β₄を第１、
第３、第５のスイツチＱ₁、Ｑ₃、Ｑ₅に供給し、各相の
３００゜〜３６０゜区間に第２のコンパレータＣ₂の出
力β₁、β₂、β₃、β₄を第２、第４、第６のスイツチＱ
₂、Ｑ₄、Ｑ₆に供給し、各相の６０゜〜１２０゜区間で
は第１、第３、第５のスイツチＱ₁、Ｑ₃、Ｑ₅を常にオ
ン状態に保ち、また各相の２４０゜〜３００゜区間では
第２、第４、第６のスイツチＱ₂、Ｑ₄、Ｑ₆に常にオン
状態に保つものである。

第６図は第１図の制御パルス発生回路(5)のＵ相の信号
発生回路を原理的に示すものである。この第６図の(6)
はデコーダであり、リングカウンタＲＣから供給される
３ビツトの位相範囲指示信号ｋをデコードし、０゜〜６
０゜の第１区分を示す高レベル出力（ｋ＝０）を端子Ｌ
₁から送出し、６０゜〜１２０゜の第２区分を示す高レ
ベル出力（ｋ＝１）を端子Ｌ₂から送出し、１２０゜〜
１８０゜の第３区分を示す高レベル出力（ｋ＝２）を端
子Ｌ₃から送出し、１８０゜〜２４０゜の第４区分を示
す高レベル出力（ｋ＝３）を端子Ｌ₄から送出し、２４
０゜〜３００゜の第５区分を示す高レベル出力（ｋ＝
４）を端子Ｌ₅から送出し、３００゜〜３６０゜の第６
区分を示す高レベル出力（ｋ＝５）を端子Ｌ₆から送出
するものである。第１のＡＮＤゲート(7)はＬ₁が高レベ
ルになるｋ＝０期間のみライン(13)における第１のコン
パレータＣ₁の出力を通過させ、スイツチＱ₁に供給す
る。第２のＡＮＤゲート(8)はＬ₂が高レベルになるｋ＝
１の期間のみライン(15)における高レベル(H)電圧をＱ₁
に与える。第３のＡＮＤゲート(9)はＬ₃が高レベルにな
るｋ＝２の期間のみライン(14)におけるコンパレータＣ
₂の出力をスイツチＱ₁に与える。第４のＡＮＤゲート(1
0)はＬ₄が高レベルになるｋ＝３の期間のみＣ₁の出力を
通過させ、この出力はＮＯＴ回路(17)で反転されてスイ
ツチＱ₁に加えられる。第５のＡＮＤゲート(11)はＬ₅が
高レベルになるｋ＝４の期間のみライン(16)の低レベル
(L)電圧をスイツチＱ₁に供給する。第６のＡＮＤゲート
(12)はＬ₆が高レベルになるｋ＝５の期間のみＣ₂の出力
を通過させ、この出力はＮＯＴ回路(18)で反転されてス
イツチＱ₁に供給される。なお、第２のスイツチＱ₂に
は、第１のスイツチＱ₁の入力をＮＯＴ回路(19)で反転
した信号が供給される。また、Ｖ相、Ｗ相の制御も同様
になされる。従つて、Ｕ相を基準にした０゜〜６０゜に
おけるｋ＝０の信号に応答して、第２図(C)(D)(E)のｋ
＝０区間のパルスが発生し、６０゜〜１２０゜における
ｋ＝１の信号に応答して第２図(C)(D)(E)のｋ＝１の区
間のパルスが発生し、１２０゜〜１８０゜におけるｋ＝
２の信号に応答して第２図(C)(D)(E)のｋ＝２の区間の
パルスが発生し、以下、１８０゜〜３６０゜でも同様な
動作でパルスが発生する。なお、各相における上側のス
イツチＱ₁、Ｑ₃、Ｑ₅と下側のスイツチＱ₂、Ｑ₄、Ｑ₆と
は、第２図(C)(D)(E)に示す如く互いに逆に動作させ
る。

スイツチＱ₁〜Ｑ₆は第２図(C)(D)(E)に示す如く動作さ
せれば、各相の出力端子にスイツチＱ₁〜Ｑ₆のオンオフ
に対応した相電圧が得られる。またＵ−Ｖ間には、第２
図(F)に示す線間電圧波形が得られ、Ｖ−Ｗ、Ｗ−Ｕ間
にも同様な波形が得られる。

第１図のインバータの出力電圧値を変えたい時には、振
幅信号発生回路(2)から与える係数ｍの値を変える。こ
れにより、α₁〜α₄、β₁〜β₄の幅が変化し、近似正弦
波が保たれた状態で出力電圧の振幅が変化する。

次に、インバータの出力線間電圧が正弦波に近似してい
ることを説明する。第２図(A)(B)(G)は、正弦波と三角
波との比較に基づいてＰＷＭ制御する従来の方法を示
す。第２図(B)の０゜〜６０゜区間のパルスは第２図(A)
のｍ sin（θ＋３０゜）と三角波との比較に基づいて形
成され、１２０゜〜１８０゜区間のパルスはｍ sin（θ
−３０゜）と三角波の比較に基づいて形成されている。
このように波形に基づいて形成された第２図(B)のパル
ス列と第１図の回路に基づいて形成された第２図(C)の
パルス列とは極めて近似している。即ち、α₁＝a₁＋
a₁′、α₂＝a₂＋a₂′のようにα_i＝a_i＋a_i′の関係にあ
る。そして、第２図(B)の波形及び図示されていないＶ
相波形とに基づいてＵ−Ｖ線間電圧を求めると第２図
(G)となり、第２図(A)の波形に基づいて得られる第２図
(G)の線間電圧波形と、第１図の回路に基づいて得られ
る第２図(F)の線間電圧波形とは近似し、結局、本発明
によつて近似正弦波が得られることが判る。

この近似について第４図及び第５図を参照して更に詳し
く説明する。第４図(A)は正弦波sin θを示し、第４図
(B)は第２図(F)のパルス列を第４図(A)の正弦波に対応
させて示したものである。第４図(B)の３０゜〜１５０
゜の区間には、α₁〜α₄、β₁〜β₄が配置されているの
で、正弦波に近似していることは、α₁〜α₄、β₁〜β₄
の計算式から明らかである。

次に、０゜〜３０゜区間及び１５０゜〜１８０゜区間の
近似性について考える。第５図に示す如く、０゜〜３０
゜までをｎ個に等分割し、更に３０゜〜９０゜までを２
ｎ個等分割し、６０゜より９０゜方向へ教えてｉ番目の
区間を面積をa_+iとし、６０゜より３０゜方向へ教えて
同じくｉ番目の区間の面積をa_-iとし、０゜より３０゜
方向に教えて同じくｉ番目の区間の面積をa_iとしたと
き、これ等の間に次の関係が成立する。

上記(3)式は正弦波固有の性質である。そして、この性
質を利用すると、第４図(A)の０゜〜１５゜の区間の面
積はa₁＝α₃−α₂、１５゜〜３０゜区間の面積はa₂＝α
₄−α₁となる。一方、第４図(B)において、０゜〜１５
゜間に発生する矩形波の面積は第２図(C)(E)(F)から明
らかな如く、α₃−β₃である。なお、β₃＝α₂であるか
ら結局、α₃−α₂となる。また、第４図(B)の１５゜〜
３０゜間の矩形波の面積は、第２図(C)(E)(F)から明ら
かな如く、α₄−β₄である。なお、β₄＝α₁であるか
ら、結局、α₄−α₁となる。この現象は三相インバータ
固有の性質である。従つて、第４図(B)の０゜〜３０゜
区間のパルス列は、正弦波に近似している。１５０゜〜
１８０゜区間も同様な原理で正弦波に近似する。

本実施例のインバータは次の特長を有する。

(a)メモリＭ₁、Ｍ₂、Ｍ₃に容易に決定することが出来る
データを予め書き込んでおくことにより、近似正弦波出
力を得るためのＰＷＭ制御を実行することが出来る。

(b)メモリＭ₃から｜r_i−θ₆₀｜の出力を得るように構成
したので、２つのコンパレータＣ₁、Ｃ₂で、｜r_i−θ₆₀
｜と０．５ｍα_i及び０．５ｍβ_iとを比較することによ
り、ＰＷＭ波を得ることが出来る。また、メモリＭ１、
Ｍ２の出力データ０．５αｉ及び０．５βｉに振幅信号
発生回路（２）の出力ｍを掛算器（３）（４）で掛算す
るとＰＷＭ波の各パルスの幅が変化し、インバータの出
力正弦波の振幅が変化する。従って、インバータ出力の
振幅即ち電圧調整を容易に達成することができる。

(c)１つのリングカウンタＲＣで角度信号θ₆₀と位相範
囲指示信号ｋとを得るので、構成が簡略化されている。

変形例本発明は上述の実施例に限定されるものでなく、例え
ば、次のような変形例が可能なものである。

(A)第３図に示すθ_i〜θ_i+1区間のパルスをθ_iとθ_i+1
との中心のr_iを基準にして第７図(A)に示す如く左右に
等しく配置させずに、第７図(B)に示す如く、９０゜方
向に少しずらして配置してもよい。第７図(B)に示すよ
うに各区間でパルスを発生させるためには、メモリＭ₁
のθ_i〜r_iのアドレスにa_iを書き込み、r_i〜θ_i+1のアド
レスにa_i′を書き込む。また、β_iのパルスも同様に移
動し、r_iを中心に左側にb_iを配置し、右側にb_i′を配置
するもので、第２のメモリＭ₂のθ_i〜r_iのアドレスには
b_iを書き込み、r_i〜θ_i+1のアドレスにはb_i′を書き込
む。

なお、第７図(B)のパルスを得るために、メモリＭ₁、Ｍ
₂のデータを変更せずに、第７図(B)のパルスの中心位置
を示す角度データr_i＋ｄを第３のメモリＭ₃に書き込
み、メモリＭ₁、Ｍ₂には第１図と同様に０．５α_i、
０．５β_iを書き込んでもよい。

(B)第８図(A)に示す第１図に基づくパルスを、第８図
(B)に示す如く左右に分割したと等価な出力波形を得る
ようにしてもよい。即ち第２図(B)に示すパルス列を得
るようにしてもよい。第８図(B)又は第２図(B)のパルス
と、第８図(A)又は第２図(C)のパルスとの関係は、α_i
＝a_i＋a_i′である。この場合には、第１及び第２のメモ
リＭ₁、Ｍ₂には、第７図(B)の場合と同様にθ₁〜r_iのア
ドレスにa_iを書き込み、r_i〜θ_i+1のアドレスにa_i′を
書き込む。また、第３のメモリＭ₃には｜r_i−θ₆₀｜の
代りに、｜θ_i−θ₆₀｜を書き込む。

(C)第１図では単一のリングカウンタＲＣで角度信号θ
₆₀とｋとを得ているが、独立のカウンタとしてもよい。
また、第１図の回路をマイクロプロセツサで構成しても
よい。

(D)第１図の制御パルス発生回路(5)にメモリを内蔵さ
せ、位相範囲指示信号ｋに応答して必要なデータを読み
出し、スイツチＱ₁〜Ｑ₆の制御信号を形成するようにし
てもよい。

(E)メモリＭ₃に｜r_i−θ₆₀｜を書き込まずに、r_iのみを
書き込み、r_iを読み出してr_i−θ₆₀の演算を行うように
してもよい。

発明の効果上述から明らかなように本発明では、第１及び第２の導
通時間幅データ発生回路の出力データの値を第１及び第
２の時間幅データ変更回路で変えると、正弦波出力電圧
の振幅が変化する。従って、正弦波出力電圧の振幅調整
を、角度データ信号発生回路の角度データとは無関係に
導通時間幅データの値を変えるのみで達成することがで
きる。換言すれば、少ない導通時間幅データに基づいて
種々の振幅の正弦波を容易に発生させることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係わる三相インバータを示す
ブロツク図、第２図は第１図の各部の状態及び従来の方
式を説明するための波形図、第３図は第１図の回路の動
作を説明するための波形図、第４図は第２図(F)の波形
の正弦波近似性を説明するための波形図、第５図は正弦
波の性質を説明するための波形図、第６図は第１図の制
御パルス発生回路の一部を示すブロツク図、第７図及び
第８図は変形例を示す波形図である。 (1)……変換回路、(2)……振幅信号発生回路、(3)(4)…
…掛算器、(5)……制御パルス発生回路、ＱＳ……パル
ス発生器、ＲＣ……リングカウンタ、Ｍ₁、Ｍ₂、Ｍ₃…
…メモリ、Ｃ₁……第１のコンパレータ、Ｃ₂……第２の
コンパレータ。

Claims

【特許請求の範囲】

【請求項１】第１相の第１及び第２のスイツチ、第２相
の第３及び第４のスイツチ、第３相の第５及び第６のス
イツチが三相ブリツジ接続された直流−交流変換回路
と、前記第１、第２、第３、第４、第５、及び第６のス
イツチをオンオフ制御するための制御回路とから成り、
前記直流−交流変換回路の各相の相電圧の位相角０度よ
り位相角６０度までの間で、ｍ sin（θ＋３０゜）（但
し、前記ｍは所望正弦波出力電圧の振幅を示す数値、前
記θは任意の角度を示す値である。）で示される波形
を、０度より大きく６０度より小さい任意の位相角
θ₁、θ₂…θ_n-1によつてｎ個（但しｎは任意の整数）
の区間に分割し、各区間に於いて前記波形の面積に対応
するオン期間が得られるように制御信号を形成し、この
制御信号で前記第１、第３、及び第５のスイツチを制御
し、且つ位相角１２０度から１８０度までの間では前記
０度から６０度までの動作と位相角９０度を中心にして
対称の動作となるように前記第１、第３、及び第５のス
イツチをオン状態となし、且つ位相角１８０度から３６
０度までの間では前記０度から１８０度までの動作と位
相角１８０度を中心にしてオンオフ期間を反転した状態
で対称動作となるように前記第１、第３、及び第５のス
イツチをオン状態となし、且つ前記第２、第４、及び第
６のスイツチを前記第１、第３、及び第５のスイツチと
反対動作させるように構成した三相インバータにおい
て、クロツクパルス発生器と、このクロツクパルス発生器から供給されるクロツクパル
スに応答して位相角度信号(θ₆₀)を発生し、且つ３６０
度を６等分して得られる６０度間隔の位相範囲を示す位
相範囲指示信号(ｋ)を発生するカウンタ回路と、各相の０度から６０度、及び１８０度から２４０度の範
囲を前記ｎ個に分割した各区間内の前記第１〜第６のス
イツチの導通時間幅を決めるためのデータを予め記憶
し、前記カウンタ回路から得られる前記角度信号(θ₆₀)
に応答して各区間の導通時間幅データを出力する第１の
導通時間幅データ発生回路と、各相の１２０度から１８０度、及び３００度から３６０
度の範囲を前記ｎ個に分割した各区間内の第１〜第６の
スイツチの導通時間幅を決めるためのデータを予め記憶
し、前記カウンタ回路から得られる前記角度信号(θ₆₀)
に応答して各区間の導通時間幅データを出力する第２の
導通時間幅データ発生回路と、前記所望正弦波出力電圧の振幅の変化に応じて前記第１
の導通時間幅データ発生回路の出力データ値を変えて第
１の時間幅データを出力する第１の時間幅データ変更回
路と、前記所望正弦波出力電圧の振幅の変化に応じて前記第２
の導通時間幅データ発生回路の出力データ値を変えて第
２の時間幅データを出力する第２の時間幅データ変更回
路と、前記カウンタ回路から得られる前記角度信号(θ₆₀)でア
ドレス指定されるアドレスを有し、前記ｎ個の各区間の
基準角度データを予め記憶するか又はこの基準角度デー
タと個々のアドレスに対応する角度(θ₆₀)との差の絶対
値データを予め記憶し、前記カウンタ回路から得られる
前記角度信号(θ₆₀)に応答して前記基準角度データと前
記角度(θ₆₀)との差の絶対値に対応する角度データを出
力する角度データ信号発生回路と、前記第１の時間幅データ変更回路から得られる前記第１
の時間幅データと前記角度データ発生回路から得られる
前記角度データとに基づいて前記ｎ個の各区間に適合す
る第１のスイツチ制御信号を発生する第１のスイツチ制
御信号発生回路と、前記第２の時間幅データ変更回路から得られる前記第２
の時間幅データと前記角度データ発生回路から得られる
前記角度データとに基づいて前記ｎ個の各区間に適合す
る第２のスイツチ制御信号を発生する第２のスイツチ制
御信号発生回路と、前記第１及び第２のスイツチ制御信号発生回路から得ら
れる前記第１及び第２のスイツチ制御信号と前記カウン
タ回路から得られる位相範囲指示信号(ｋ)とに基づいて
前記第１〜第６のスイツチのオン制御パルスを発生する
スイツチ制御パルス発生回路と、を設けたことを特徴とする三相インバータ。
【請求項２】前記第１の導通時間幅データ発生回路は、
前記角度信号(θ₆₀)に応答して０．５α_i＝０．５〔cos(θ_i＋３０゜)−cos(θ_i+1＋３
０゜)〕のデータを各区間で発生する第１のメモリ(M₁)
であり、前記第２の導通時間幅データ発生回路は、前記角度信号
(θ₆₀)に応答して０．５β_i＝０．５〔cos(θ_i＋９０゜)−cos(θ_i+1＋９
０゜)〕のデータを各区間で発生する第２のメモリであ
り、前記第１の時間幅データ変更回路は０．５ｍα_iを得る
回路であり、前記第２の時間幅データ変更回路は０．５ｍβ_iを得る
回路であり、前記角度データ信号発生回路は前記角度信号(θ₆₀)に応
答してを各区間で発生する第３のメモリであり、前記第１のスイツチ制御信号発生回路は、前記０．５ｍ
α_iと前記｜ｒｉ−θ₆₀｜とを比較する第１のコンパレ
ータであり、前記第２のスイツチ制御信号発生回路は前記０．５ｍβ
_iと前記｜ｒｉ−θ₆₀｜とを比較する第２のコンパレー
タである特許請求の範囲第１項記載の三相インバータ。