JPH06348587A - アドレスデコード回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路を小形に形成すると共に、Ｉ／Ｏアドレ
スを設定するプログラムを不要にする。 【構成】 回路内に、コンピュータシステムのリセット
信号をトリガとして、所定のアドレス値を自動的に指示
する手段を配設した。 【効果】 Ｉ／Ｏアドレス設定のためのジャンパ端子等
が不要になり、回路を小形に形成することができる。ま
た、アドレス設定のためのプログラムも不要になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
のアドレスバスのアドレス信号をデコードするアドレス
デコード回路に関する。

【０００２】

【従来の技術】コンピュータシステムでは、各種の入出
力デバイスにより外部からデータを入力したり外部にデ
ータを出力したりする。このために、それぞれの入出力
デバイスに対してＣＰＵがアクセスするためのＩ／Ｏ
（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）アドレス空間が定義され
ている。

【０００３】一般に、パーソナルコンピュータの場合、
各種入出力デバイスを搭載した様々な機能の拡張ユニッ
トが用意されており、ユーザが、所望の拡張ユニットを
本体装置に任意に増設できるようになっている。

【０００４】ところで、基本的な入出力デバイスは、Ｉ
／Ｏアドレス空間内に予め固定的に設定されている予約
領域を使用する。例えば、プリンタにデータを出力する
デバイスや、各種ディスク装置制御用のデバイスなどが
これに相当する。一方、特殊な入出力デバイスは、上記
予約領域以外の空き領域を使用する。例えば、ＬＡＮ
（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）を構成する
ためのデバイスや、ファクシミリ通信用のデバイスなど
がこれに相当する。

【０００５】従って、特殊な入出力デバイスを複数使用
する場合には、複数の入出力デバイスがＩ／Ｏアドレス
空間内の同一領域を使用しないように、アドレス設定す
る必要がある。

【０００６】上記拡張ユニットには、本体装置から入力
するアドレス信号をデコードするアドレスデコード回路
が配設されており、アドレス設定は、この回路に対して
行なう。

【０００７】図６は、従来のアドレスデコード回路の一
例を示している。図において、比較器１は、ｎビットの
２つの入力信号を比較するものである。一方の入力端子
には、装置本体のアドレスバスから上位ｎビット分のア
ドレス信号が入力されている。他方の入力端子は、２列
構成のジャンパ端子２の一方の列に接続されると共に、
抵抗アレイ３により電源＋Ｖにプルアップされている。
ジャンパ端子２の他方の列は、アースされている。ま
た、比較器１の制御信号端子には、装置本体からバス制
御信号が入力されている。

【０００８】この回路の場合、２列で対向しているジャ
ンパ端子２の各端子間を必要に応じて接続する。これに
より、比較器１の一方の入力端子に一定のアドレス値が
入力される。一方、上記アドレスバスのアドレス信号が
有効になった場合には、バス制御信号がオンになる。比
較器１は、バス制御信号がオンになったとき、２つの入
力信号を比較して、その比較結果をデコード信号として
出力する。このデコード信号は、上記２つの入力信号が
一致したときオン、すなわち有効になる。このデコード
信号がオンしたとき、図示せぬ入出力デバイスが動作す
るように制御される。

【０００９】ところで、ジャンパ端子２は、例えばジャ
ンパ線で端子接続するものであるため、プリント基板上
で比較的大きな配設スペースを必要としていた。一方、
ジャンパ端子２の代りに、ディップスイッチのような小
形スイッチを配設したものもあるが、この場合も、同程
度の配設スペースを必要としていた。

【００１０】このため、このようなアドレスデコード回
路は、ある程度以上、小形に形成することができなかっ
た。

【００１１】図７は、従来のアドレス・デコード回路の
他の例を示している。この例では、上記ジャンパ端子２
と抵抗アレイ３の代りに、マッピングレジスタ４を配設
し、そのマッピングレジスタ４に本体装置のデータバス
のデータ信号とライト信号とを入力している。

【００１２】この回路の場合、パーソナル・コンピュー
タが起動して、ブートプログラムを実行するとき、ある
いはアプリケーション・プログラムを実行するとき、プ
ログラム制御により、マッピングレジスタ４に所定のア
ドレス値を格納する。これにより、その後、上記と同様
に動作することができる。

【００１３】この回路の場合、ジャンパ端子２と抵抗ア
レイ３の代りに、マッピングレジスタ４だけ配設すれば
よいので、回路を小形に形成することができる。ところ
が、ブートプログラムやアプリケーション・プログラム
の中に、マッピングレジスタ４に所定のアドレス値を格
納するプログラムを必ず入れておかなくてはならない。
また、そのプログラム実行のために、ブート動作の完了
やアプリケーションプログラムの処理の開始が僅かなが
ら遅れていた。

【００１４】

【発明が解決しようとする課題】以上のように、従来の
アドレスデコード回路は、ジャンパ端子などを配設する
ために小形に形成できなかったり、Ｉ／Ｏアドレスを設
定するためのプログラムが必要になったりするという問
題があった。

【００１５】本発明は、上記の問題を解決し、小形に形
成することができると共に、必ずしもＩ／Ｏアドレスを
設定するプログラムを必要としないアドレスデコード回
路を提供することを目的とする。

【００１６】

【課題を解決するための手段】このために本発明は、ア
ドレスデコード回路内に、コンピュータシステムのハー
ドウェアを初期化するリセット信号をトリガとして、所
定のアドレス値を自動的に指示するアドレス指示手段を
備えるようにしている。

【００１７】

【作用】所定のアドレス値を自動発生するので、Ｉ／Ｏ
アドレス設定のためのジャンパ端子等が不要になり、回
路を小形に形成することができる。また、Ｉ／Ｏアドレ
ス設定のためのプログラムも不要になる。

【００１８】

【実施例】以下、添付図面を参照しながら、本発明の実
施例を詳細に説明する。

【００１９】図１は、本発明の一実施例に係るアドレス
デコード回路の回路構成図を示したものである。このア
ドレスデコード回路は、例えば、パーソナルコンピュー
タの拡張ユニット内に配設されているもので、図示せぬ
本体装置側から、アドレス信号、データ信号、ライト信
号、リセット信号およびバス制御信号を入力している。
アドレス信号は、本体装置のアドレスバスの信号であ
り、データ信号はデータバスの信号である。

【００２０】上記アドレス信号の上位ｎビットは、比較
器１の一方の入力端子Ｐに入力されている。また、上記
データ信号は、インバータ回路５により一部のビットの
信号値が反転されてマッピングレジスタ４に入力されて
いる。マッピングレジスタ４の出力信号は、インバータ
回路６により一部のビットの信号値が反転されて比較器
１の他方の入力端子Ｑに入力されている。

【００２１】いま、例えば、ビット数ｎが８ビットで、
このアドレスデコード回路に最初に設定するアドレス
値、いわゆるデフォルトのアドレス値が“０１０１０１
０１”であったとする。この場合、インバータ回路５，
６は、図２に示すように、ビット値を“１”とする各信
号線の信号値を反転するように構成される。

【００２２】ライト信号は、マッピングレジスタ４のロ
ード信号端子に入力され、リセット信号は、そのリセッ
ト信号端子に入力されている。バス制御信号は、比較器
１の制御信号端子に入力されている。

【００２３】比較器１は、デコード信号を出力してい
る。このデコード信号が、図示せぬ入出力デバイスを動
作可能に制御するようになっている。

【００２４】以上の構成で、いま、このアドレスデコー
ド回路を含めたパーソナルコンピュータ全体の電源が投
入されたとする。すると、図３（ａ）に示すように、本
体装置側からまずリセット信号が１パルス出力される。
このリセット信号は、コンピュータシステムのハードウ
ェアを初期化するために、ハードウェア回路により生成
される信号である。

【００２５】このリセット信号により、同図（ｂ）に示
すように、マッピングレジスタ４がリセットされ、その
出力が全ビット“０”になる。その出力の一部のビット
は、インバータ回路６により信号反転する。これによ
り、比較器１の入力端子Ｑには、一定のアドレス値ｘが
入力される。いま、図２に示したような回路構成であっ
たとすると、そのアドレス値ｘは“０１０１０１０１”
という値になる。

【００２６】この後、パーソナルコンピュータは、ブー
トプログラムを実行して、オペレーティングシステムの
動作を開始する。さらに、オペレータの起動操作に応じ
て、各種アプリケーションプログラムを実行する。

【００２７】いま、アプリケーションプログラムで、こ
のアドレスデコード回路が配設されている拡張ユニット
に対してアクセス動作が実行されたとする。

【００２８】この場合、同図（ｄ）に示すように、本体
装置側からアドレス信号として、このアドレスデコード
回路のアドレス値ｘが入力される。また、これに同期し
て、同図（ｅ）に示すように、負論理のバス制御信号が
オンする。

【００２９】比較器１は、このとき入力端子ＰとＱの信
号の一致を検知して、同図（ｆ）に示すように、デコー
ド信号をオンにする。

【００３０】このデコード信号がオンすると、図示せぬ
入出力デバイスが動作可能になって、アプリケーション
プログラムに従った所定の動作を実行する。

【００３１】ところで、例えば、他の拡張ユニットを併
用するような場合、上記のように設定されるデフォルト
のアドレス値を使用できないことがある。

【００３２】本実施例では、この場合、アプリケーショ
ンプログラムの中に、マッピングレジスタ４に所望のア
ドレス値を格納するプログラムを入れて実行するか、あ
るいは、オペレーティングシステムのデバックコマンド
により、マッピングレジスタ４に所望のアドレス値を格
納する処理を実行する。

【００３３】このようなプログラムやコマンドを実行し
た場合、図４（ａ），（ｂ）に示すように、データ信号
として設定したアドレス値ｙが入力されると共に、これ
に同期したライト信号が１パルス入力される。

【００３４】入力されたデータ信号は、インバータ回路
５により一部のビットの信号値が反転してマッピングレ
ジスタ４に入力される。マッピングレジスタ４は、同図
（ｃ）に示すように、その入力されたデータ信号をライ
ト信号に同期して格納する。格納されたデータ信号は、
さらにインバータ回路６により一部のビットの信号値が
反転して比較器１の入力端子Ｑに入力される。この場
合、インバータ回路５と６では、それぞれ同一ビットの
信号が反転するようになっているので、入力されたデー
タ信号のデータパターンがそのまま比較器１の入力端子
Ｑに入力されることになる。

【００３５】この後、アプリケーションプログラムは、
新たに設定したアドレス値ｙで、上記と同様に、このア
ドレスデコード回路が配設されている増設ユニットに対
してアクセス動作を実行するようになる。

【００３６】以上のように、本実施例では、アドレスデ
コード回路内に、リセット信号をトリガとして、デフォ
ルトのアドレス値を自動的に指示する回路を配設してい
る。これにより、従来のようなＩ／Ｏアドレス設定のた
めのジャンパ端子等が不要になるため、回路を小形に形
成することができる。また、デフォルトのアドレス値の
ままで良ければ、Ｉ／Ｏアドレス設定のためのプログラ
ムも不要になる。

【００３７】また、本体装置側のデータバスからデータ
信号を入力して、指示するアドレス値を変更できるよう
にしている。これにより、アプリケーションプログラム
やコマンドの実行により、必要に応じてアドレスデコー
ド回路のアドレスを変更することができる。

【００３８】また、入力したデータ信号は、マッピング
レジスタ４に格納するが、この場合、マッピングレジス
タ４の入力側と出力側とで、同一ビット位置の信号値を
反転するようにしたので、結果として入力したデータ信
号のデータパターンがそのままアドレス値として設定さ
れることになる。従って、オペレータが、プログラムや
コマンドで、所望のアドレス値を設定する際にも、アド
レス値のデータをそのまま入力すればよく、データ設定
が簡単になる。

【００３９】図５は、本発明のアドレスデコード回路の
他の実施例を示している。図において、デフォルト値発
生回路７は、デフォルトのアドレス値を発生するもの
で、例えば、ｎ本の信号線をアースラインまたは電源ラ
インのどちらか一方に接続するというような単純な回路
で構成している。そのデフォルト値発生回路７から出力
されたアドレス信号と本体装置側から入力したデータ信
号とはセレクタ８に入力されている。

【００４０】セレクタ８の出力は、マッピングレジスタ
４に入力され、マッピングレジスタ４の出力は、比較器
１の入力端子Ｑに直接入力されている。リセット信号
は、セレクタ８の制御端子に直接入力されると共に、イ
ンバータ９を介してノア回路１０に入力されている。ま
た、ライト信号は、インバータ１１を介してノア回路１
０に入力され、そのノア回路１０の出力は、マッピング
レジスタ４のロード信号端子に入力されている。

【００４１】この構成で、前述の実施例と同様に、パー
ソナルコンピュータの電源が投入されると、最初にリセ
ット信号が１パルス入力される。このリセット信号がオ
ンしたとき、セレクタ８は、デフォルト値発生回路７が
出力するデフォルトのアドレス値をマッピングレジスタ
４に出力する。そして、マッピングレジスタ４は、その
デフォルトのアドレス値を格納する。これにより、比較
器１の入力端子Ｑにそのアドレス値が入力される。

【００４２】この後、前述の実施例と同様に、アプリケ
ーションプログラムにより、このアドレスデコード回路
が配設されている増設ユニットに対するアクセス動作が
実行されるようになる。

【００４３】一方、デフォルトのアドレス値を変更する
場合も、前述の実施例と同様に、アプリケーションプロ
グラムの中に所定のプログラムを入れてそのプログラム
を実行したり、オペレーティングシステムの所定のコマ
ンドを実行したりする。

【００４４】このようなプログラムやコマンドを実行し
た場合、データ信号として所望のアドレス値が入力され
ると共に、ライト信号が１パルス入力される。

【００４５】リセット信号は、最初に一度オンした後、
オフ状態を維持する。リセット信号がオフすると、セレ
クタ８は、データ信号を選択してマッピングレジスタ４
に出力している。従って、ライト信号が１パルス入力さ
れたとき、マッピングレジスタ４は、そのとき入力され
たアドレス値を格納する。これにより、そのアドレス値
が比較器１の入力端子Ｑに入力される。

【００４６】これにより、アプリケーションプログラム
は、新たに設定されたアドレスで、このアドレスデコー
ド回路が配設されている増設ユニットに対するアクセス
動作を実行するようになる。

【００４７】以上のように、図１とは異なる回路構成で
も、図１と全く同様の動作を実行することができる。

【００４８】なお、以上の実施例では、パーソナルコン
ピュータを例にとって説明したが、各種装置に内蔵され
たコンピュータシステムにおいても、本発明は同様に適
用できることはいうまでもない。

【００４９】

【発明の効果】以上ように、本発明によれば、アドレス
デコード回路内に、コンピュータシステムのリセット信
号をトリガとして、一定のアドレス値を自動的に指示す
る手段を備えるようにしたので、Ｉ／Ｏアドレス設定の
ためのジャンパ端子等が不要になり、回路を小形に形成
することができると共に、Ｉ／Ｏアドレス設定のための
プログラムも不要になる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るアドレスデコード回路
の回路構成図である。

【図２】そのアドレスデコード回路内の一部分の具体的
な回路例を示す回路図である。

【図３】上記アドレスデコード回路の動作を示す各信号
のタイムチャートである。

【図４】上記アドレスデコード回路の別の動作を示す各
信号のタイムチャートである。

【図５】本発明のアドレスデコード回路の他の実施例を
示す回路構成図である。

【図６】従来のアドレスデコード回路の一例を示す回路
構成図である。

【図７】従来のアドレスデコード回路の他の例を示す回
路構成図である。

【符号の説明】

１ 比較器 ２ ジャンパ端子 ３ 抵抗アレイ ４ マッピングレジスタ ５，６ インバータ回路 ７ デフォルト値発生回路 ８ セレクタ ９，１１ インバータ １０ ノア回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 予め設定されている一定のアドレス値を
   指示するアドレス指示手段と、その指示されたアドレス
   値とコンピュータシステムのアドレスバスから入力した
   アドレス値とを比較して一致したとき有効となるデコー
   ド信号を出力するアドレスデコード回路において、上記
   アドレス指示手段は、コンピュータシステムのハードウ
   ェアを初期化するリセット信号をトリガとして上記一定
   のアドレス値を自動的に指示する手段であることを特徴
   とするアドレスデコード回路。
2. 【請求項２】 上記アドレス指示手段が上記一定のアド
   レス値の指示を開始した後、コンピュータシステムのデ
   ータバスからデータを入力して指示するアドレス値を任
   意の値に変更する手段を備えていることを特徴とする請
   求項１記載のアドレスデコード回路。
3. 【請求項３】 上記アドレス指示手段は、上記データバ
   スから入力するデータをビット反転なしにそのままアド
   レス値として指示する手段であることを特徴とする請求
   項１記載のアドレスデコード回路。