JPH0638423B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0638423B2 JPH0638423B2 JP60236609A JP23660985A JPH0638423B2 JP H0638423 B2 JPH0638423 B2 JP H0638423B2 JP 60236609 A JP60236609 A JP 60236609A JP 23660985 A JP23660985 A JP 23660985A JP H0638423 B2 JPH0638423 B2 JP H0638423B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- electrode
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000010409 thin film Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にバイポーラトランジス
タを有する半導体基板上に薄膜抵抗を一体に形成してな
る半導体装置に関する。
タを有する半導体基板上に薄膜抵抗を一体に形成してな
る半導体装置に関する。
一般にトランジスタを用いて各種回路を構成する場合、
電流制御用としてトランジスタのベース端子に直列に或
いはベース・エミッタ間に並列に抵抗を接続する場合が
ある。通常、この種の抵抗はトランジスタとは独立した
部品を外付け抵抗として回路基板上に取着している。し
かしながら、近年における実装密度の向上やコスト低減
等の要求によって抵抗を回路基板上に一体に構成した抵
抗内蔵型のトランジスタが開発されるに到っている。
電流制御用としてトランジスタのベース端子に直列に或
いはベース・エミッタ間に並列に抵抗を接続する場合が
ある。通常、この種の抵抗はトランジスタとは独立した
部品を外付け抵抗として回路基板上に取着している。し
かしながら、近年における実装密度の向上やコスト低減
等の要求によって抵抗を回路基板上に一体に構成した抵
抗内蔵型のトランジスタが開発されるに到っている。
例えば、第４図は第３図に示す回路構成のバイポーラト
ランジスタの構成例を示すものであり、半導体基板１１
に構成したコレクタ領域１２内にコレクタ−ベース接合
１３によってベース領域１４を形成し、さらにこのベー
ス領域１４内にベース−エミッタ接合１５によってエミ
ッタ領域１６を形成している。そして、ベース領域１４
に接続するベース電極１７には抵抗Ｒ１を接続し、又こ
のベース電極１７とエミタ１６に接続するエミッタ電極
１８との間には抵抗Ｒ２を接続している。そして、これ
ら抵抗Ｒ１，Ｒ２は夫々高抵抗多結晶シリコン等からな
る薄膜抵抗によって構成し、前記半導体基板１１上に一
体に形成している。図中、１９は電極パッド、２０は等
電位電極環（ＥＱＲ）である。
ランジスタの構成例を示すものであり、半導体基板１１
に構成したコレクタ領域１２内にコレクタ−ベース接合
１３によってベース領域１４を形成し、さらにこのベー
ス領域１４内にベース−エミッタ接合１５によってエミ
ッタ領域１６を形成している。そして、ベース領域１４
に接続するベース電極１７には抵抗Ｒ１を接続し、又こ
のベース電極１７とエミタ１６に接続するエミッタ電極
１８との間には抵抗Ｒ２を接続している。そして、これ
ら抵抗Ｒ１，Ｒ２は夫々高抵抗多結晶シリコン等からな
る薄膜抵抗によって構成し、前記半導体基板１１上に一
体に形成している。図中、１９は電極パッド、２０は等
電位電極環（ＥＱＲ）である。
上述した従来の半導体装置は、パイポーラトランジスタ
の領域外に配設した抵抗Ｒ１，Ｒ２をベース電極１７や
エミッタ電極１８に接続しているため、これらの電極１
７，１８或いはこれら電極に接続する配線層が絶縁膜を
介してではあるが前記コレクタ−ベース接合１３やベー
ス−エミッタ接合１５の一部を横断する構造となってい
る。このため、コレクタ−ベース接合１３の外周部に配
設したＥＱＲ２０の一部を除去した上でこれらの電極や
配線を配設することが必要となり、ＥＱＲを全周囲に有
するものに比較して特にコレクタ−ベース逆バイアス時
における接合の信頼性が低下され易くなるという問題が
ある。
の領域外に配設した抵抗Ｒ１，Ｒ２をベース電極１７や
エミッタ電極１８に接続しているため、これらの電極１
７，１８或いはこれら電極に接続する配線層が絶縁膜を
介してではあるが前記コレクタ−ベース接合１３やベー
ス−エミッタ接合１５の一部を横断する構造となってい
る。このため、コレクタ−ベース接合１３の外周部に配
設したＥＱＲ２０の一部を除去した上でこれらの電極や
配線を配設することが必要となり、ＥＱＲを全周囲に有
するものに比較して特にコレクタ−ベース逆バイアス時
における接合の信頼性が低下され易くなるという問題が
ある。
本発明の半導体装置は、ＥＱＲを一部除去することなく
抵抗の一体化を可能とし、回路の高集積化を満足させる
とともに素子における接合の信頼性を向上させるため
に、半導体基板上に一体形成する薄膜抵抗をバイポーラ
トランジスタのベース領域やエミッタ領域の各領域内で
のみ延設設置するように構成している。
抵抗の一体化を可能とし、回路の高集積化を満足させる
とともに素子における接合の信頼性を向上させるため
に、半導体基板上に一体形成する薄膜抵抗をバイポーラ
トランジスタのベース領域やエミッタ領域の各領域内で
のみ延設設置するように構成している。
次に、本発明を図面を参照して説明する。
第１図（ａ），（ｂ），（ｃ）は本発明の一実施例の平
面図とそのＡＡ線及びＢＢ線断面図である。図示のよう
に、このバイポーラトランジスタＴＲは、例えばＣＭＯ
Ｓ或いはＴＴＬ用のドライブ用として構成したものと
し、比較的に大きな電流を取り扱うことからトランジス
タ内の面積には若干の余裕が設けられている。
面図とそのＡＡ線及びＢＢ線断面図である。図示のよう
に、このバイポーラトランジスタＴＲは、例えばＣＭＯ
Ｓ或いはＴＴＬ用のドライブ用として構成したものと
し、比較的に大きな電流を取り扱うことからトランジス
タ内の面積には若干の余裕が設けられている。
即ち、半導体基板１上にコレクタ領域２を形成し、この
コレクタ領域２内にコレクタ−ベース接合３によってベ
ース領域４を形成している。また、このベース領域４内
にはベース−エミッタ接合５によってエミッタ領域６を
形成し、これらによってバイポーラトランジスタＴＲを
構成している。また、前記ベース領域４には絶縁膜Ｉを
形成した上にベース電極７を形成し、またエミッタ領域
６には絶縁膜Ｉ上にエミッタ電極８を形成している。そ
して、第３図に示したように、ベース電極に接続する抵
抗Ｒ１及びベース電極とエミッタ電極との間に接続する
抵抗Ｒ２は同様に絶縁膜Ｉ上に設けた高抵抗の多結晶シ
リコン薄膜等によって構成している。本例では、前記抵
抗Ｒ１及びＲ２は一連に形成した上で前記ベース領域４
上にのみ配置しており、この上に前記ベース電極７やエ
ミッタ電極８を延設して相互に接続した構成としてい
る。
コレクタ領域２内にコレクタ−ベース接合３によってベ
ース領域４を形成している。また、このベース領域４内
にはベース−エミッタ接合５によってエミッタ領域６を
形成し、これらによってバイポーラトランジスタＴＲを
構成している。また、前記ベース領域４には絶縁膜Ｉを
形成した上にベース電極７を形成し、またエミッタ領域
６には絶縁膜Ｉ上にエミッタ電極８を形成している。そ
して、第３図に示したように、ベース電極に接続する抵
抗Ｒ１及びベース電極とエミッタ電極との間に接続する
抵抗Ｒ２は同様に絶縁膜Ｉ上に設けた高抵抗の多結晶シ
リコン薄膜等によって構成している。本例では、前記抵
抗Ｒ１及びＲ２は一連に形成した上で前記ベース領域４
上にのみ配置しており、この上に前記ベース電極７やエ
ミッタ電極８を延設して相互に接続した構成としてい
る。
図中、９は抵抗Ｒ１を介して前記ベース電極７に接続さ
れる電極パッドでベース領域４上に配置しており、１０
はバイポーラトランジスタＴＲを外周において包囲する
ＥＱＲである。
れる電極パッドでベース領域４上に配置しており、１０
はバイポーラトランジスタＴＲを外周において包囲する
ＥＱＲである。
この構成によれば、バイポーラトランジスタＴＲの比較
的余裕のあるベース領域４上にのみ薄膜抵抗Ｒ１，Ｒ２
が配設してあるため、ベース電極７やエミッタ電極８と
の接続さらにはベース領域４上に配置した電極パッド９
との接続に際してＥＱＲ１０の範囲内でのみ相互の接続
を行うことができる。このため、抵抗Ｒ１，Ｒ２の接続
を行う場合でも従来のように電極がコレクタ−ベース接
合３を横断することはなく、またＥＱＲ１０の一部を除
去させる必要が生ずることはない。これにより、コレク
タ−ベース接合の信頼性を向上でき、バイポーラトラン
ジスタＴＲの特性を向上できる。また、抵抗Ｒ１，Ｒ２
をバイポーラトランジスタ領域内に配設しているので、
素子内部の有効利用を図り、素子の高密度化に有効とな
る。
的余裕のあるベース領域４上にのみ薄膜抵抗Ｒ１，Ｒ２
が配設してあるため、ベース電極７やエミッタ電極８と
の接続さらにはベース領域４上に配置した電極パッド９
との接続に際してＥＱＲ１０の範囲内でのみ相互の接続
を行うことができる。このため、抵抗Ｒ１，Ｒ２の接続
を行う場合でも従来のように電極がコレクタ−ベース接
合３を横断することはなく、またＥＱＲ１０の一部を除
去させる必要が生ずることはない。これにより、コレク
タ−ベース接合の信頼性を向上でき、バイポーラトラン
ジスタＴＲの特性を向上できる。また、抵抗Ｒ１，Ｒ２
をバイポーラトランジスタ領域内に配設しているので、
素子内部の有効利用を図り、素子の高密度化に有効とな
る。
第２図は本発明の他の実施例を示しており、図中第１図
と同一部分には同一符号を附している。この実施例で
は、薄膜抵抗Ｒ１，Ｒ２を夫々個別に構成し、抵抗Ｒ１
はエミッタ領域６内にのみ配設し、抵抗Ｒ２はベース領
域４内にのみ配設している。そして、これら抵抗Ｒ１，
Ｒ２には夫々ベース電極７やエミッタ電極８更に電極パ
ッド９を接続して、第３図の回路を構成している。
と同一部分には同一符号を附している。この実施例で
は、薄膜抵抗Ｒ１，Ｒ２を夫々個別に構成し、抵抗Ｒ１
はエミッタ領域６内にのみ配設し、抵抗Ｒ２はベース領
域４内にのみ配設している。そして、これら抵抗Ｒ１，
Ｒ２には夫々ベース電極７やエミッタ電極８更に電極パ
ッド９を接続して、第３図の回路を構成している。
この構成によっても電極がコレクタ−ベース接合３を横
断することはなく、しかもＥＱＲ１０の一部を除去する
必要がないために、コレクタ−ベース接合の信頼性を向
上し、トランジスタＴＲの特性を向上できる。また、ト
ランジスタ内部の有効利用によってトランジスタの高密
度化に有効となる。更に、この例では抵抗Ｒ１，Ｒ２を
個別に構成しているので、回路パターンの設計の自由度
を向上することもできる。
断することはなく、しかもＥＱＲ１０の一部を除去する
必要がないために、コレクタ−ベース接合の信頼性を向
上し、トランジスタＴＲの特性を向上できる。また、ト
ランジスタ内部の有効利用によってトランジスタの高密
度化に有効となる。更に、この例では抵抗Ｒ１，Ｒ２を
個別に構成しているので、回路パターンの設計の自由度
を向上することもできる。
ここで、前記第１図の実施例では抵抗Ｒ１，Ｒ２をエミ
ッタ領域６内にのみ配設してもよい。
ッタ領域６内にのみ配設してもよい。
以上説明したように本発明は、半導体基板上に一体形成
する薄膜抵抗をバイポーラトランジスタのベース領域や
エミッタ領域の各領域内でのみ延設配置するように構成
しているので、電極がコレクタ−ベース接合を横断した
りＥＱＲの一部を除去することなく抵抗と電極との接続
を行って所要の回路を構成することができ、これにより
特にコレクタ−ベース接合の信頼性を向上してトランジ
スタ特性を向上するとともに、トランジスタ内部の有効
利用を図って素子の高密度化を実現することができる。
する薄膜抵抗をバイポーラトランジスタのベース領域や
エミッタ領域の各領域内でのみ延設配置するように構成
しているので、電極がコレクタ−ベース接合を横断した
りＥＱＲの一部を除去することなく抵抗と電極との接続
を行って所要の回路を構成することができ、これにより
特にコレクタ−ベース接合の信頼性を向上してトランジ
スタ特性を向上するとともに、トランジスタ内部の有効
利用を図って素子の高密度化を実現することができる。
【図面の簡単な説明】 第１図（ａ），（ｂ），（ｃ）は本発明の一実施例の平
面図とそのＡＡ線及びＢＢ線断面図、第２図は本発明の
他の実施例の平面図、第３図は回路配線図、第４図は従
来構造の平面図である。 １，１１……半導体基板、２，１２……コレクタ領域、
３，１３……コレクタ−ベース接合、４，１４……ベー
ス領域、５，１５……ベース−エミッタ接合、６，１６
……エミッタ領域、７，１７……ベース電極、８，１８
……エミッタ電極、９，１９……電極パッド、１０，２
０……ＥＱＲ、Ｒ１，Ｒ２……抵抗、Ｉ……絶縁膜、Ｔ
Ｒ……バイポーラトランジスタ。
面図とそのＡＡ線及びＢＢ線断面図、第２図は本発明の
他の実施例の平面図、第３図は回路配線図、第４図は従
来構造の平面図である。 １，１１……半導体基板、２，１２……コレクタ領域、
３，１３……コレクタ−ベース接合、４，１４……ベー
ス領域、５，１５……ベース−エミッタ接合、６，１６
……エミッタ領域、７，１７……ベース電極、８，１８
……エミッタ電極、９，１９……電極パッド、１０，２
０……ＥＱＲ、Ｒ１，Ｒ２……抵抗、Ｉ……絶縁膜、Ｔ
Ｒ……バイポーラトランジスタ。
Claims (2)
- 【請求項１】半導体基板に形成されたコレクタ領域、前
記コレクタ領域に形成されたベース領域、前記ベース領
域に形成されたエミッタ領域、前記ベース領域の表面を
覆う絶縁膜を有する半導体装置において、前記ベース領
域の表面を覆う前記絶縁膜上に設けられた電極パッド、
前記ベース領域の表面を覆う前記絶縁膜上に設けられた
薄膜抵抗であって、前記ベース領域と前記電極パッドと
を電気的に接続する薄膜抵抗をさらに有することを特徴
とする半導体装置。 - 【請求項２】ベース・コレクタ接合の周りのコレクタ領
域に等電位電極環を配置したことを特徴とする特許請求
の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236609A JPH0638423B2 (ja) | 1985-10-22 | 1985-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236609A JPH0638423B2 (ja) | 1985-10-22 | 1985-10-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295872A JPS6295872A (ja) | 1987-05-02 |
| JPH0638423B2 true JPH0638423B2 (ja) | 1994-05-18 |
Family
ID=17003175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60236609A Expired - Lifetime JPH0638423B2 (ja) | 1985-10-22 | 1985-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638423B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886766A (ja) * | 1981-11-19 | 1983-05-24 | Toshiba Corp | 高耐圧半導体装置 |
| JPS58105562A (ja) * | 1981-12-17 | 1983-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1985
- 1985-10-22 JP JP60236609A patent/JPH0638423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6295872A (ja) | 1987-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037144B2 (ja) | ||
| JPH0638423B2 (ja) | 半導体装置 | |
| JPH0419705B2 (ja) | ||
| JPH0475371A (ja) | 半導体集積回路 | |
| JPH0328517Y2 (ja) | ||
| JPS6146989B2 (ja) | ||
| JPS64824B2 (ja) | ||
| JPH069208B2 (ja) | 半導体装置 | |
| JPH0110937Y2 (ja) | ||
| JPS6161259B2 (ja) | ||
| JPH01239877A (ja) | 集積回路の静電対策構造 | |
| JP2547870B2 (ja) | 半導体装置 | |
| JPH0313747B2 (ja) | ||
| JPH0313755B2 (ja) | ||
| JPH04130436U (ja) | 半導体集積回路 | |
| JPS61137357A (ja) | 半導体集積回路装置 | |
| JPH05283418A (ja) | バイポーラ集積回路装置 | |
| JPS5984541A (ja) | 半導体装置 | |
| JPS61150229A (ja) | 集積回路 | |
| JPH02180024A (ja) | 半導体装置 | |
| JPS61166539U (ja) | ||
| JPS5858761A (ja) | 半導体装置 | |
| JPH01273355A (ja) | トランジスタ | |
| JPS61111558A (ja) | 半導体装置 | |
| JPH04275432A (ja) | 半導体装置 |