JPS61111558A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61111558A JPS61111558A JP59233816A JP23381684A JPS61111558A JP S61111558 A JPS61111558 A JP S61111558A JP 59233816 A JP59233816 A JP 59233816A JP 23381684 A JP23381684 A JP 23381684A JP S61111558 A JPS61111558 A JP S61111558A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- transistor
- conductivity type
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野う
本発明は半導体装置に関し、特に縦型ＰＮＰトランジス
タ等のようなＰＮＰＮＰＳ層の導電型を有する半導体装
置に関する。
タ等のようなＰＮＰＮＰＳ層の導電型を有する半導体装
置に関する。
（従来の技術）
従来、半導体集積回路において、相補型のバイポーラ・
トランジスタが使用されることが多い。
トランジスタが使用されることが多い。
同一半導体基板に相補型のバイポーラ・トランジスタを
実現するために、ＮＰＮ）ランジスタハＰ型基板上に形
成したＮｆｉアイル−シー１′７領域をコレクタとし更
にＰ型ベース及びＮ型エミッタを形成して構成できる、
一方縦型ＰＮＰ ）ランジスタは第４図に示すように、
Ｐ型基板１上にＮ凰アインレーシゴン領域２を形成し更
ＫＰ型コレクタ３を埋込んだ後Ｎ型エピタキシャル層４
及び１６をそれぞれアイソレージ１ン領域及びベースと
して、更ＫＰ型の分離拡散領域５及びコレクタ電極数９
出し部１７を形成し、ベース１６中にベース電極域シ出
し部７及びＰ型エミッタ６を形成して構成される。
実現するために、ＮＰＮ）ランジスタハＰ型基板上に形
成したＮｆｉアイル−シー１′７領域をコレクタとし更
にＰ型ベース及びＮ型エミッタを形成して構成できる、
一方縦型ＰＮＰ ）ランジスタは第４図に示すように、
Ｐ型基板１上にＮ凰アインレーシゴン領域２を形成し更
ＫＰ型コレクタ３を埋込んだ後Ｎ型エピタキシャル層４
及び１６をそれぞれアイソレージ１ン領域及びベースと
して、更ＫＰ型の分離拡散領域５及びコレクタ電極数９
出し部１７を形成し、ベース１６中にベース電極域シ出
し部７及びＰ型エミッタ６を形成して構成される。
上記構造において、ＰＮＰ）？ンジスタはエミッタ、ベ
ース、コレクタのＰＮＰ領域の他、ＮＷアイソレーショ
ン領域及びＰ型基板のＰＮＰＮＰ ５層構造となってお
シ、通常、Ｎ槃アイソレーション領域はフローティング
または高電位にバイアスされている。
ース、コレクタのＰＮＰ領域の他、ＮＷアイソレーショ
ン領域及びＰ型基板のＰＮＰＮＰ ５層構造となってお
シ、通常、Ｎ槃アイソレーション領域はフローティング
または高電位にバイアスされている。
（発明が解決しようとする問題点）
従来の５層構造を有するバイポーラ・トランジスタの問
題点は、飽和領域でのトランジスタ動作時に寄生トラン
ジスタが動作し、リーク電流が流れる点にある。第４図
〜第６図を参照して、従来の問題点を説明する。
題点は、飽和領域でのトランジスタ動作時に寄生トラン
ジスタが動作し、リーク電流が流れる点にある。第４図
〜第６図を参照して、従来の問題点を説明する。
第５図は第４図１（示す縦型ＰＮＰトランジスタのアイ
ソレーション領域を最高電位にバイアスして飽和動作さ
せたときの等価回路図、第６図は第４図に示す縦型ＰＮ
Ｐ ）ランジスタのアイソレーション領域を７０−ティ
ングにして飽和動作させたときの等価回路図である。
ソレーション領域を最高電位にバイアスして飽和動作さ
せたときの等価回路図、第６図は第４図に示す縦型ＰＮ
Ｐ ）ランジスタのアイソレーション領域を７０−ティ
ングにして飽和動作させたときの等価回路図である。
縦型ＰＮＰトランジスタのＮ型アイル−ジョン領域２，
４を高電位にバイアスする場合、ＰＮＰトランジスタ２
０が飽和すると、Ｎ型アイソレーション領域２，４をコ
レクタとし、ＰＮＰ）ランジスタのコレクタ３及びコレ
クタ電極数シ出し部１７をベースとし、ＰＮＰトランジ
スタのベース１６をエミッタとする寄生ＮＰＮ）ランジ
スタ１４が動作し、バイアス電源より ＩＪ−り電流が
流れる。
４を高電位にバイアスする場合、ＰＮＰトランジスタ２
０が飽和すると、Ｎ型アイソレーション領域２，４をコ
レクタとし、ＰＮＰ）ランジスタのコレクタ３及びコレ
クタ電極数シ出し部１７をベースとし、ＰＮＰトランジ
スタのベース１６をエミッタとする寄生ＮＰＮ）ランジ
スタ１４が動作し、バイアス電源より ＩＪ−り電流が
流れる。
次に、Ｎ型アイソレーション領域を７０−ティングとし
た場合は、第６図に示すように、寄生ＮＰＮトランジス
タ２１が動作するとともに、Ｐｆｆｌ基板ｌをコレクタ
とし、Ｎ型アイソレーション領域２゜４ｆｔベースとし
、ＰＮＰＩ−ランジスタのコレクタ３及びコレクタ電極
取り出し部１７をエミッタとする寄生ＰＮＰ ）ランジ
スタ２２が同時に動作し、リーク電流がＰ型基板１’を
介してグランド電源に流れてしまうという問題点があっ
た。
た場合は、第６図に示すように、寄生ＮＰＮトランジス
タ２１が動作するとともに、Ｐｆｆｌ基板ｌをコレクタ
とし、Ｎ型アイソレーション領域２゜４ｆｔベースとし
、ＰＮＰＩ−ランジスタのコレクタ３及びコレクタ電極
取り出し部１７をエミッタとする寄生ＰＮＰ ）ランジ
スタ２２が同時に動作し、リーク電流がＰ型基板１’を
介してグランド電源に流れてしまうという問題点があっ
た。
本発明の目的は、飽和動作時に電源あるいはグランドに
リーク′ａＬ流が流れないバイボー：）争トランジスタ
を含む半導体装置を提供することにある。
リーク′ａＬ流が流れないバイボー：）争トランジスタ
を含む半導体装置を提供することにある。
（問題点を解決するための手段）
本発明の半導体装置は、−導電型半導体基板上に形成し
た逆導電型アイソレーション領域と、前記アイソレーシ
ョン領域に埋込まれたー導電匿コレクタ領域と、前記コ
レクタ領域及びＪ乳状に形成したコレクタ電極ｊｈｌ＞
出し領域によって前記アイソレーション領域と分離され
た逆導電型ベース領域と、前記ベース領域表面に形成さ
れた一導電型エミッタ領域からなるバイポーラ・トラン
ジスタにおいて、前記逆導電型アイソレーション領域を
抵抗を介してコレクタに接続することにより構成される
。
た逆導電型アイソレーション領域と、前記アイソレーシ
ョン領域に埋込まれたー導電匿コレクタ領域と、前記コ
レクタ領域及びＪ乳状に形成したコレクタ電極ｊｈｌ＞
出し領域によって前記アイソレーション領域と分離され
た逆導電型ベース領域と、前記ベース領域表面に形成さ
れた一導電型エミッタ領域からなるバイポーラ・トラン
ジスタにおいて、前記逆導電型アイソレーション領域を
抵抗を介してコレクタに接続することにより構成される
。
（実施例）
次Ｋ、本発明の実施例について、図面を用いて説明する
。
。
第１図は本発明の一実施例の飽和動作させたときの等価
回路図である。
回路図である。
第１図に示すように、本実施例ではＰＮＰ）ランジスタ
２０のコレクタに抵抗２３の一端を接続し、抵抗２３の
他端を逆導電型アイソレーション領域（第４図の領域２
．４に相当）に接続している。このように、抵抗２３全
追加接続することにより飽和動作時に電源ちるいはグラ
ンドにリーク電流が流れなくなる。このことを第１図と
第３図と全参照しながら説明する。
２０のコレクタに抵抗２３の一端を接続し、抵抗２３の
他端を逆導電型アイソレーション領域（第４図の領域２
．４に相当）に接続している。このように、抵抗２３全
追加接続することにより飽和動作時に電源ちるいはグラ
ンドにリーク電流が流れなくなる。このことを第１図と
第３図と全参照しながら説明する。
ＰＮＰ ）；７ンジスタ２０のエミッタ１０に電源３０
を接続し、コレクタ１２に負荷抵抗３２を接続シベース
１１ｔ一定電流源３１でドライブする場合、第３図に示
すように、ドライブ電流Ｉ（３１） を増加していくと
、 ＩＢＩにおいてＰＮＰ）ランジスタ２０が飽和し
、コレクタ電流Ｉ Ｃ（２０）は増加できなくなる。更
にドライブ電流を増加させると、ＩＦ生ＮＰＮトランジ
スタ２１が動作してコレクタ電流Ｉｃ （ｚｔ ）がＰ
ＮＰトランジスタ２０のコレクタから抵抗２３全通して
流れるが、回路的にはなんら影響を及ぼさない電流であ
る０更にドライブ電流を増加させた場合、ＩＢ２におい
て寄生トランジスタ２２が動作すると、コレクタ電流Ｉ
Ｃ（２２）がグランドへのリーク電流となる。これらの
電流は、次式で表わされる。
を接続し、コレクタ１２に負荷抵抗３２を接続シベース
１１ｔ一定電流源３１でドライブする場合、第３図に示
すように、ドライブ電流Ｉ（３１） を増加していくと
、 ＩＢＩにおいてＰＮＰ）ランジスタ２０が飽和し
、コレクタ電流Ｉ Ｃ（２０）は増加できなくなる。更
にドライブ電流を増加させると、ＩＦ生ＮＰＮトランジ
スタ２１が動作してコレクタ電流Ｉｃ （ｚｔ ）がＰ
ＮＰトランジスタ２０のコレクタから抵抗２３全通して
流れるが、回路的にはなんら影響を及ぼさない電流であ
る０更にドライブ電流を増加させた場合、ＩＢ２におい
て寄生トランジスタ２２が動作すると、コレクタ電流Ｉ
Ｃ（２２）がグランドへのリーク電流となる。これらの
電流は、次式で表わされる。
！ｃ（ｚｘ）二１＜３１）−ＩＢｌ ・・・（
２）Ｉｃ＜ｚｚ＞：β（２２） Ｘ （ＩＣ（２１）
−Ｉｎ２ ） ＝ （４）ここで、 ＩＢｌ：寄生ＮＰＮ）９ンジスタが動作ヲ始めるドライ
ブ電流 Ｉｎ２：寄生ＰＮＰ ）ランジスタが動作を始めるドラ
イブ電流 ■ｃ：コレクタ電流 β ：電流増幅率 Ｖｃｓａｔ ：コレクタ飽和電圧 である。
２）Ｉｃ＜ｚｚ＞：β（２２） Ｘ （ＩＣ（２１）
−Ｉｎ２ ） ＝ （４）ここで、 ＩＢｌ：寄生ＮＰＮ）９ンジスタが動作ヲ始めるドライ
ブ電流 Ｉｎ２：寄生ＰＮＰ ）ランジスタが動作を始めるドラ
イブ電流 ■ｃ：コレクタ電流 β ：電流増幅率 Ｖｃｓａｔ ：コレクタ飽和電圧 である。
本発明において、所定の効果金得るためには、Ｉｎ２が
最大ドライブ電流よシ大きくなるように抵抗２３の値几
（２３）を選ぶ必要がある。
最大ドライブ電流よシ大きくなるように抵抗２３の値几
（２３）を選ぶ必要がある。
次に、第２図に示すように、コレクタをグランドに接地
した場合、寄生トランジスタ２１が逆方向に動作してＰ
ＮＰ ）ランジスタ２０とサイリスタ回路を構成するが
、抵抗２３によって寄生トランジスタ２１のエミッタ電
流が制限されるためターンオンすることがない。
した場合、寄生トランジスタ２１が逆方向に動作してＰ
ＮＰ ）ランジスタ２０とサイリスタ回路を構成するが
、抵抗２３によって寄生トランジスタ２１のエミッタ電
流が制限されるためターンオンすることがない。
本実施例の第２の効果は、アイソレーション領域を電源
でバイアスしないために生ずる。すなわち、第５図に示
すように、アイソレーション領域を高電位でバイアスす
るために電源に接続すると、アイソレーション領域２と
コレクタ３との間に電圧が印加される。一般に、アイソ
レーション領域２とコレクタ３は高純物濃度のＮ−Ｐ接
合を形成しているため、ブレイクダウン電圧を高くでき
ない。バイアス電圧は、少なくともエミッタ１ｏの電位
よりも高くなければならないため、ＰＮＰトランジスタ
のコレクターエミッタ間電圧がブレイクダウン電圧以下
に制限されてしまう。さらに、Ｎ−Ｐ接合は接合容量も
大きいため電源−コレクタ間に大きな容量が接続され、
高速動作での特性を悪化させている。本実施例ではアイ
ソレーション領域はコレクタ電位に追従するためコレク
ターエミッタ耐圧及び高速動作性能が改善される。
でバイアスしないために生ずる。すなわち、第５図に示
すように、アイソレーション領域を高電位でバイアスす
るために電源に接続すると、アイソレーション領域２と
コレクタ３との間に電圧が印加される。一般に、アイソ
レーション領域２とコレクタ３は高純物濃度のＮ−Ｐ接
合を形成しているため、ブレイクダウン電圧を高くでき
ない。バイアス電圧は、少なくともエミッタ１ｏの電位
よりも高くなければならないため、ＰＮＰトランジスタ
のコレクターエミッタ間電圧がブレイクダウン電圧以下
に制限されてしまう。さらに、Ｎ−Ｐ接合は接合容量も
大きいため電源−コレクタ間に大きな容量が接続され、
高速動作での特性を悪化させている。本実施例ではアイ
ソレーション領域はコレクタ電位に追従するためコレク
ターエミッタ耐圧及び高速動作性能が改善される。
（発明の効果）
以上説明したように、本発明によれば、飽和動作時に電
源あるいはグランドにリーク電流が流れないバイポーラ
・トランジスタを含む半導体装置が得られる。
源あるいはグランドにリーク電流が流れないバイポーラ
・トランジスタを含む半導体装置が得られる。
第１図は本発明の一実施例の飽和動作させたときの等価
回路図、第２図は本発明の一実施例の非飽和動作させた
ときの等価回路図、第３図は第１図の等価回路において
ドライブ電流を増加させた場合のコレクタ電流、寄生Ｎ
ＰＮトランジスタのコレクタ電流及び寄生ＰＮＰトラン
ジスタのコレクタ電流を表わす特性図、第４図は従来の
縦型ＰＮＰトランジスタの一例の断面図、第５図は第４
図に示す縦型ＰＮＰトランジスタのアイソレーション領
域を最高電位にバイアスして飽和動作させたときの等価
回路図、第６図は第４図に示す縦型ＰＮＰ トランジス
タのアイソレーション領域をフローティングにして飽和
動作させたときの等価回路図である。 １・・・・・・Ｐａｌ基ＩＥ、２・旧・・Ｎ型アイソレ
ーション領域、３・・・・・・Ｐｉコレクタ、４・・・
・・Ｎｆｉアイソレージ讐ン領域、５・・・・・・Ｐｆ
ｉ分離拡散領域、６・・・・・・Ｐ型エミッタ、７・・
・・−Ｎ 減ベースコンタクト領域、８・・・・・・絶
縁膜、９・・・・・・コンタクト窓、１ｏ・・・・・・
エミッタ電極、１１・旧・・ベース電極、１２・・・・
・・コレクタ電極、１３・・・・・・Ｐ基板電極、１４
・・・・・・Ｎｆｉアイソレージラン電極、１５・・・
・・・Ｎ型アイソレージ覆ンコンタクト領域、１６・・
・・・・Ｎ［ベース、１７・・・・・・コレクタ電極域
シ出し部、２０・・・・・・ＰＮＰトランジスタ、２１
・・・用寄生ＮＰＮトランジスタ、２２・・・・・・寄
生ＰＮＰ）ランジスタ、２３・・・・・・抵抗、３０・
・・・・・電源、３１・・・・・・定電流ドライブ電源
、３２・・・・・・負荷抵抗、３３・・・・・・バイア
ス電流。 代理人 弁理士 内 原 晋、Ｉ” ’、、”’
−、、＞パ・１．−２ 第３ 図 算４ 苗 ＄ Ｚ Σ
回路図、第２図は本発明の一実施例の非飽和動作させた
ときの等価回路図、第３図は第１図の等価回路において
ドライブ電流を増加させた場合のコレクタ電流、寄生Ｎ
ＰＮトランジスタのコレクタ電流及び寄生ＰＮＰトラン
ジスタのコレクタ電流を表わす特性図、第４図は従来の
縦型ＰＮＰトランジスタの一例の断面図、第５図は第４
図に示す縦型ＰＮＰトランジスタのアイソレーション領
域を最高電位にバイアスして飽和動作させたときの等価
回路図、第６図は第４図に示す縦型ＰＮＰ トランジス
タのアイソレーション領域をフローティングにして飽和
動作させたときの等価回路図である。 １・・・・・・Ｐａｌ基ＩＥ、２・旧・・Ｎ型アイソレ
ーション領域、３・・・・・・Ｐｉコレクタ、４・・・
・・Ｎｆｉアイソレージ讐ン領域、５・・・・・・Ｐｆ
ｉ分離拡散領域、６・・・・・・Ｐ型エミッタ、７・・
・・−Ｎ 減ベースコンタクト領域、８・・・・・・絶
縁膜、９・・・・・・コンタクト窓、１ｏ・・・・・・
エミッタ電極、１１・旧・・ベース電極、１２・・・・
・・コレクタ電極、１３・・・・・・Ｐ基板電極、１４
・・・・・・Ｎｆｉアイソレージラン電極、１５・・・
・・・Ｎ型アイソレージ覆ンコンタクト領域、１６・・
・・・・Ｎ［ベース、１７・・・・・・コレクタ電極域
シ出し部、２０・・・・・・ＰＮＰトランジスタ、２１
・・・用寄生ＮＰＮトランジスタ、２２・・・・・・寄
生ＰＮＰ）ランジスタ、２３・・・・・・抵抗、３０・
・・・・・電源、３１・・・・・・定電流ドライブ電源
、３２・・・・・・負荷抵抗、３３・・・・・・バイア
ス電流。 代理人 弁理士 内 原 晋、Ｉ” ’、、”’
−、、＞パ・１．−２ 第３ 図 算４ 苗 ＄ Ｚ Σ
Claims (1)
- 一導電型半導体基板上に形成した逆導電型アイソレー
ション領域と、前記アイソレーション領域に埋込まれた
一導電型コレクタ領域と、前記コレクタ領域及び環状に
形成したコレクタ電極取り出し領域によって前記アイソ
レーション領域と分離された逆導電型ベース領域と、前
記ベース領域表面に形成された一導電型エミッタ領域か
らなるバイポーラトランジスタにおいて、前記逆導電型
アイソレーション領域を抵抗を介してコレクタに接続し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233816A JPS61111558A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233816A JPS61111558A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111558A true JPS61111558A (ja) | 1986-05-29 |
Family
ID=16961020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233816A Pending JPS61111558A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111558A (ja) |
-
1984
- 1984-11-06 JP JP59233816A patent/JPS61111558A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037144B2 (ja) | ||
| JPS6331943B2 (ja) | ||
| JPH0475371A (ja) | 半導体集積回路 | |
| JP3435937B2 (ja) | 半導体装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0456465B2 (ja) | ||
| JPH0652780B2 (ja) | 縦型絶縁コレクタｐｎｐトランジスタ構造 | |
| JPS58186947A (ja) | 半導体装置 | |
| JPH0587023B2 (ja) | ||
| JPS59189665A (ja) | 半導体装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JPH01291457A (ja) | 半導体集積回路 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH02260561A (ja) | 半導体装置 | |
| JP3117260B2 (ja) | 半導体集積回路 | |
| JPS5984541A (ja) | 半導体装置 | |
| JPS6141247Y2 (ja) | ||
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS63164457A (ja) | 半導体集積回路 | |
| JPH07104743B2 (ja) | 電源回路 | |
| JPS628565A (ja) | 半導体装置 | |
| JPH06120412A (ja) | 半導体保護装置 | |
| JPH0271555A (ja) | 半導体集積回路 | |
| JPH1050854A (ja) | 半導体集積回路 |