JPH0639367Y2 - 無効電力補償装置の偏磁防止制御装置 - Google Patents
無効電力補償装置の偏磁防止制御装置Info
- Publication number
- JPH0639367Y2 JPH0639367Y2 JP2014788U JP2014788U JPH0639367Y2 JP H0639367 Y2 JPH0639367 Y2 JP H0639367Y2 JP 2014788 U JP2014788 U JP 2014788U JP 2014788 U JP2014788 U JP 2014788U JP H0639367 Y2 JPH0639367 Y2 JP H0639367Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- positive
- signal
- pulse
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002265 prevention Effects 0.000 title claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000007493 shaping process Methods 0.000 claims description 8
- 230000005389 magnetism Effects 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005347 demagnetization Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は無効電力補償装置においてサイリスタへの通電
時に無効電力を発生する高インピーダンス変圧器の偏磁
を防止する制御装置に関する。
時に無効電力を発生する高インピーダンス変圧器の偏磁
を防止する制御装置に関する。
［従来の技術］ アーク炉のように急峻に変化する無効電力負荷回路に対
して、高インピーダンス変圧器と逆並列接続されたサイ
リスタスイッチを直列に接続して、前記負荷と並列に接
続し、前記変圧器の二次電流を前記サイリスタスイッチ
にて高速制御して電圧変動を抑制する方式が採られてい
る。アーク炉が正・負アンバランスな負荷電流を消費し
た場合、制御装置はこれを打消す方向に制御するので、
高インピーダンス変圧器に偏磁を生じ、本来の無効電力
補償の目的を損う。
して、高インピーダンス変圧器と逆並列接続されたサイ
リスタスイッチを直列に接続して、前記負荷と並列に接
続し、前記変圧器の二次電流を前記サイリスタスイッチ
にて高速制御して電圧変動を抑制する方式が採られてい
る。アーク炉が正・負アンバランスな負荷電流を消費し
た場合、制御装置はこれを打消す方向に制御するので、
高インピーダンス変圧器に偏磁を生じ、本来の無効電力
補償の目的を損う。
このような偏磁発生の問題を回避するため、さきに、
（１）特願昭59-53079号（特開昭60-196825号参照）．
「無効電力補償装置」を提案し、更に、（２）特願昭60
-19010号（特開昭61-177519号参照）．「無効電力補償
装置」を出願し、この種装置における高インピーダンス
変圧器の偏磁防止対策を提案した。
（１）特願昭59-53079号（特開昭60-196825号参照）．
「無効電力補償装置」を提案し、更に、（２）特願昭60
-19010号（特開昭61-177519号参照）．「無効電力補償
装置」を出願し、この種装置における高インピーダンス
変圧器の偏磁防止対策を提案した。
前記（１）は高インピーダンス変圧器と逆並列接続サイ
リスタスイッチよりなる無効電力補償回路において、高
インピーダンス変圧器の一次電流と二次電流をある特定
時間サンプルホールドし、この二つの電流信号を比較し
て偏磁電流を検出してこれを打消すようにサイリスタス
イッチの点弧を位相制御し、高インピーダンス変圧器の
偏磁を抑制するものである。
リスタスイッチよりなる無効電力補償回路において、高
インピーダンス変圧器の一次電流と二次電流をある特定
時間サンプルホールドし、この二つの電流信号を比較し
て偏磁電流を検出してこれを打消すようにサイリスタス
イッチの点弧を位相制御し、高インピーダンス変圧器の
偏磁を抑制するものである。
前記（２）は（１）と同様な無効電力補償回路において
サイリスタスイッチ間の点弧区間のアンバランスを検出
して、一次遅れのマイナーループでサイリスタスイッチ
間の点弧パルスを逆補正して、正負パルスの点弧角をそ
ろえ、高インピーダンス変圧器の偏磁を抑制するもので
ある。
サイリスタスイッチ間の点弧区間のアンバランスを検出
して、一次遅れのマイナーループでサイリスタスイッチ
間の点弧パルスを逆補正して、正負パルスの点弧角をそ
ろえ、高インピーダンス変圧器の偏磁を抑制するもので
ある。
［考案が解決しようとする課題］ 前記（１）の方式では、高インピーダンス変圧器の一次
側、二次側で結合されるCTは測定電流が偏磁すれば、CT
も偏磁するので、この方式ではサンプルホールドして比
較する等の回路、調整はともに複雑なものとなる。
側、二次側で結合されるCTは測定電流が偏磁すれば、CT
も偏磁するので、この方式ではサンプルホールドして比
較する等の回路、調整はともに複雑なものとなる。
前記（２）の方式は、アーク炉等対応の無効電力補償装
置では当然に高速応答性が要求されるために、主制御は
通常オープンループ制御で構成されるが、これに対し偏
磁補正回路はマイナー閉ループで制御されるので、PI制
御の時定数遅れに起因するオーバーシュートが高インピ
ーダンス変圧器の逆偏磁を誘発することができる。
置では当然に高速応答性が要求されるために、主制御は
通常オープンループ制御で構成されるが、これに対し偏
磁補正回路はマイナー閉ループで制御されるので、PI制
御の時定数遅れに起因するオーバーシュートが高インピ
ーダンス変圧器の逆偏磁を誘発することができる。
［考案の構成］ 本考案は、上記従来の高インピーダンス変圧器の偏磁防
止対策のうち、特に（２）のPI制御によるオーバーシュ
ートを改善し、極めて安定した状態で運転できる無効電
力補償装置の制御装置を得ることにあり、無効電力補償
装置のサイリスタスイッチのゲートパルスの正負アンバ
ランスを検出して、マイナーループで逆補正する時、PI
制御の時定数遅れによる逆偏磁を防止する構成としたも
のである。
止対策のうち、特に（２）のPI制御によるオーバーシュ
ートを改善し、極めて安定した状態で運転できる無効電
力補償装置の制御装置を得ることにあり、無効電力補償
装置のサイリスタスイッチのゲートパルスの正負アンバ
ランスを検出して、マイナーループで逆補正する時、PI
制御の時定数遅れによる逆偏磁を防止する構成としたも
のである。
以下図面に示す実施例により本考案を説明する。
第１図は本考案の制御装置を組込んだ無効電力補償装置
の概略をブロック図で示し、第２図は第１図装置におけ
る偏磁補正装置をブロック図で示す。
の概略をブロック図で示し、第２図は第１図装置におけ
る偏磁補正装置をブロック図で示す。
母線１に接続される変動負荷10に対し、母線１に高イン
ピーダンス変圧器８と逆並列接続されたサイリスタスイ
ッチ９の直列回路が接続され、これと並列にフィルタ13
が接続される。さらに、母線１にPT2が接続され、PT2の
二次側に、ΔＱ検出回路４、同期パルス回路５、偏磁補
正回路11の入力側が接続され、ΔＱ検出回路４の入力側
は変動負荷10に結合されたCT3とも接続される。偏磁補
正回路11には、PT2の出力信号Vsとともに、後述のパル
ス発生回路６より、逆並列接続サイリスタスイッチ９に
対するパルスVp，Vnが入力する。
ピーダンス変圧器８と逆並列接続されたサイリスタスイ
ッチ９の直列回路が接続され、これと並列にフィルタ13
が接続される。さらに、母線１にPT2が接続され、PT2の
二次側に、ΔＱ検出回路４、同期パルス回路５、偏磁補
正回路11の入力側が接続され、ΔＱ検出回路４の入力側
は変動負荷10に結合されたCT3とも接続される。偏磁補
正回路11には、PT2の出力信号Vsとともに、後述のパル
ス発生回路６より、逆並列接続サイリスタスイッチ９に
対するパルスVp，Vnが入力する。
ΔＱ検出回路４、偏磁補正回路11の出力は加算器12に入
力し、その出力はパルス発生回路６に入力する。また、
パルス発生回路は同期パルス回路５より同期パルスが入
力する。
力し、その出力はパルス発生回路６に入力する。また、
パルス発生回路は同期パルス回路５より同期パルスが入
力する。
パルス発生回路６の出力は前述のように偏磁補正回路11
とパルスアンプ７に入力し、パルスアンプ７の出力はサ
イリスタスイッチ９の点弧端子に入力する。
とパルスアンプ７に入力し、パルスアンプ７の出力はサ
イリスタスイッチ９の点弧端子に入力する。
第２図は第１図の偏磁補正装置をブロック図で示す。
前記PT2よりの電圧信号Vsは同期整形回路111に入力し、
Vp，Vnは正パルス伸長回路112、負パルス伸長回路113に
入力し、その出力は正信号パルス出力回路114及び負信
号出力回路115において、同期整形回路111よりの同期矩
形波電圧信号V′Sによって、同期電源電圧が零点となる
位置で波尾を切りおとし、正信号パルス及び負信号パル
スが形成される。前記正，負信号パルスは加算器116で
その差を求め、比例積分回路117に入力させ、その積分
値が求められ、例えば、±10VPを乗算器118に入力する
と、 により加算器12に対する入力が求まり、これとＱ出力検
出回路４よりの出力の加算による値がパルス発生回路６
に入力することになる。
Vp，Vnは正パルス伸長回路112、負パルス伸長回路113に
入力し、その出力は正信号パルス出力回路114及び負信
号出力回路115において、同期整形回路111よりの同期矩
形波電圧信号V′Sによって、同期電源電圧が零点となる
位置で波尾を切りおとし、正信号パルス及び負信号パル
スが形成される。前記正，負信号パルスは加算器116で
その差を求め、比例積分回路117に入力させ、その積分
値が求められ、例えば、±10VPを乗算器118に入力する
と、 により加算器12に対する入力が求まり、これとＱ出力検
出回路４よりの出力の加算による値がパルス発生回路６
に入力することになる。
これに対して、第２図に示すように不感帯回路119及び
その出力に比例積分回路117をリセットする回路120を設
ける。
その出力に比例積分回路117をリセットする回路120を設
ける。
不感帯回路119は正信号パルス出力回路114及び負信号出
力回路115よりの出力信号を各々、１サイクル積分し、
正パルス≒負パルスを検出する機能を有する。
力回路115よりの出力信号を各々、１サイクル積分し、
正パルス≒負パルスを検出する機能を有する。
これら一連の動作を第３図に示すタイムチャートで説明
する。
する。
変圧器が偏磁する原因は一般に正、負非対称波形が入力
されたときであるからこの状態よりスタートする。
（ロ）図に示すように、逆並列接続サイリスタに対し
て、通電制御のVp，Vnパルスが発生したとすると、無効
電力補償回路の通電電流は（イ）図に示すようになる
が、Vp，Vnをそれぞれパルス伸長回路112,113で伸長し
た波形は、正信号パルス出力回路114と負信号パルス出
力回路115において同期整形回路111の矩形波出力（V1，
V1）により、同期電源電圧が零となった時波尾を切ら
れ、（ハ）図に示すような波形となる。これらの波形は
偏磁成分を含んでいるものである。
されたときであるからこの状態よりスタートする。
（ロ）図に示すように、逆並列接続サイリスタに対し
て、通電制御のVp，Vnパルスが発生したとすると、無効
電力補償回路の通電電流は（イ）図に示すようになる
が、Vp，Vnをそれぞれパルス伸長回路112,113で伸長し
た波形は、正信号パルス出力回路114と負信号パルス出
力回路115において同期整形回路111の矩形波出力（V1，
V1）により、同期電源電圧が零となった時波尾を切ら
れ、（ハ）図に示すような波形となる。これらの波形は
偏磁成分を含んでいるものである。
この波形の差は加算器116で算出され、正側，負側の両
波形の差は、偏磁成分に当り、比例積分回路117で積分
される。（ニ）図はこの状態を示している。この比例積
分回路117の動作時間は数100msとし、無効電力補償動作
を邪魔しないようにする。
波形の差は、偏磁成分に当り、比例積分回路117で積分
される。（ニ）図はこの状態を示している。この比例積
分回路117の動作時間は数100msとし、無効電力補償動作
を邪魔しないようにする。
（ニ）図に示す偏磁成分は、乗算器118において、同期
整形回路111よりの入力によって、（ホ）図に示す正負
の偏磁補正信号±ＶΔ０に変換される。
整形回路111よりの入力によって、（ホ）図に示す正負
の偏磁補正信号±ＶΔ０に変換される。
この偏磁補正信号±ＶΔ０は第１図の加算器12で演算さ
れ、ΔＱ検出回路４で演算された補償電力対応信号Ｑを
補正し、第３図（ヘ）で示すように、例えば正の無効補
償電流が多い側では、点線で示すパルスを出す方向に位
相パルスを順次発して電流をしぼり込み、負の無効補償
電流が少ない側では、点線で示すパルスを出す方向に位
相パルスを順次発して電流を増加させるが、比例積分回
路117には遅れがあるため、点線で示した位相制御パル
スでは、行きすぎになることがあり、逆偏磁（オーバー
シュート）を生じることがある。
れ、ΔＱ検出回路４で演算された補償電力対応信号Ｑを
補正し、第３図（ヘ）で示すように、例えば正の無効補
償電流が多い側では、点線で示すパルスを出す方向に位
相パルスを順次発して電流をしぼり込み、負の無効補償
電流が少ない側では、点線で示すパルスを出す方向に位
相パルスを順次発して電流を増加させるが、比例積分回
路117には遅れがあるため、点線で示した位相制御パル
スでは、行きすぎになることがあり、逆偏磁（オーバー
シュート）を生じることがある。
サイリスタ位相制御パルスは、正負対称で偏磁補正回路
出力は零となるので、正信号パルス出力回路114及び負
信号パルス出力回路115よりの波形信号VA，VBを不感帯
回路119において各サイクルごとの出力信号幅を比較し
て、その差が零か、極めて微少の値を示すようになった
ときは、この不感帯回路119より信号を発して、リセッ
ト回路120を動作させて比例積分回路117をリセットす
る。即ちこの時点で偏磁補正回路は０になるので逆偏磁
は防止される。
出力は零となるので、正信号パルス出力回路114及び負
信号パルス出力回路115よりの波形信号VA，VBを不感帯
回路119において各サイクルごとの出力信号幅を比較し
て、その差が零か、極めて微少の値を示すようになった
ときは、この不感帯回路119より信号を発して、リセッ
ト回路120を動作させて比例積分回路117をリセットす
る。即ちこの時点で偏磁補正回路は０になるので逆偏磁
は防止される。
このような構成をとれば、問題とされたオーバーシュー
トを解消することができる。第３図（ト）は、同期電源
電圧が零となる時点を基準に、位相制御パルス発生時間
t1，t2，t3がほぼ、あるいは同一となった状態を示し、
この状態になるとき、比例積分回路117は瞬時にリセッ
トされる。
トを解消することができる。第３図（ト）は、同期電源
電圧が零となる時点を基準に、位相制御パルス発生時間
t1，t2，t3がほぼ、あるいは同一となった状態を示し、
この状態になるとき、比例積分回路117は瞬時にリセッ
トされる。
［考案の効果］ 無効電力補償装置の無効電力補償回路を構成する高イン
ピーダンス変圧器をサイリスタで位相制御した場合に発
生する変圧器偏磁の問題について、偏磁補正回路でPI制
御による平均値検出方式を用いた場合に生じる時定数遅
れに起因するオーバーシュート（逆偏磁）を本考案は、
信号に対する不感帯回路を設け、この不感帯回路よりの
信号によってPI制御動作をリセットするように構成して
いるので、前述のオーバーシュートを解消することがで
き、高インピーダンス変圧器の偏磁を防止することがで
きる。
ピーダンス変圧器をサイリスタで位相制御した場合に発
生する変圧器偏磁の問題について、偏磁補正回路でPI制
御による平均値検出方式を用いた場合に生じる時定数遅
れに起因するオーバーシュート（逆偏磁）を本考案は、
信号に対する不感帯回路を設け、この不感帯回路よりの
信号によってPI制御動作をリセットするように構成して
いるので、前述のオーバーシュートを解消することがで
き、高インピーダンス変圧器の偏磁を防止することがで
きる。
第１図は本考案の実施例をブロック図で示し、第２図は
第１図装置の偏磁補正回路をブロック図で示す。 第３図（イ）〜（ト）は制御装置各部波形図である。 １…母線、２…PT、３…CT、４…Ｑ検出器、５…同期検
出器、６…パルス発生器、７…パルスアンプ、８…高イ
ンピーダンス変圧器、９…サイリスタスイッチ、10…変
動負荷、11…偏磁補正回路、114…正信号パルス出力回
路、115…負信号パルス出力回路、117…比例積分回路、
118…乗算器、119…不感帯回路。
第１図装置の偏磁補正回路をブロック図で示す。 第３図（イ）〜（ト）は制御装置各部波形図である。 １…母線、２…PT、３…CT、４…Ｑ検出器、５…同期検
出器、６…パルス発生器、７…パルスアンプ、８…高イ
ンピーダンス変圧器、９…サイリスタスイッチ、10…変
動負荷、11…偏磁補正回路、114…正信号パルス出力回
路、115…負信号パルス出力回路、117…比例積分回路、
118…乗算器、119…不感帯回路。
Claims (1)
- 【請求項１】高インピーダンス変圧器と逆並列接続され
たサイリスタスイッチを直列に接続して、母線に接続さ
れた負荷と並列に配置した無効電力補償装置の前記サイ
リスタスイッチを位相制御する無効電力制御信号に偏磁
補正信号を加えて前記高インピーダンス変圧器の偏磁を
防止する無効電力補償装置の偏磁防止制御装置であっ
て、 前記偏磁防止制御装置は、母線電圧を入力とする同期整
形回路と、パルス発生回路よりの正・負パルス信号を入
力として正・負伸長パルス信号を出力する正・負パルス
伸長回路と、前記同期整形回路よりの同期矩形波電圧信
号と正・負パルス伸長回路の正・負伸長パルス信号をそ
れぞれ入力とし、サイリスタパルスが発生してから同期
矩形波電圧信号が零となるまでの信号幅を正・負半サイ
クルごとに検出して出力する正・負信号パルス出力回路
と、前記パルス出力回路の正・負パルス信号を入力とし
て偏磁成分を求める加算器と、この加算器出力を積分す
る比例積分回路と、前記同期整形回路の同期矩形波電圧
信号と比例積分回路の出力が入力され偏磁補正信号を出
力する乗算器と、前記同期整形回路の同期矩形波電圧信
号と正・負信号パルス出力回路の正・負信号パルスが入
力され各正・負信号パルスの半サイクルごとの信号幅を
比較してその差が零か極めて微少となったとき信号を出
力する不感帯回路と、前記不感帯回路の出力によって前
記比例積分回路をリセットするリセット回路からなる偏
磁補正回路を具備したことを特徴とする無効電力補償装
置の偏磁防止制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014788U JPH0639367Y2 (ja) | 1988-02-18 | 1988-02-18 | 無効電力補償装置の偏磁防止制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014788U JPH0639367Y2 (ja) | 1988-02-18 | 1988-02-18 | 無効電力補償装置の偏磁防止制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01123218U JPH01123218U (ja) | 1989-08-22 |
| JPH0639367Y2 true JPH0639367Y2 (ja) | 1994-10-12 |
Family
ID=31236270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014788U Expired - Lifetime JPH0639367Y2 (ja) | 1988-02-18 | 1988-02-18 | 無効電力補償装置の偏磁防止制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0639367Y2 (ja) |
-
1988
- 1988-02-18 JP JP2014788U patent/JPH0639367Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01123218U (ja) | 1989-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0724463B2 (ja) | 電力変換装置 | |
| JPH0639367Y2 (ja) | 無効電力補償装置の偏磁防止制御装置 | |
| JPH0728534A (ja) | 電力変換装置の制御装置 | |
| JP2829237B2 (ja) | インバータ装置 | |
| JPH1056739A (ja) | 電力変換装置 | |
| JP2619851B2 (ja) | 電圧形インバータの並列運転制御回路 | |
| JPH0736137B2 (ja) | 無効電力補償装置 | |
| JPH0753314B2 (ja) | インバ−タ式抵抗溶接機の電源制御装置 | |
| JP2783721B2 (ja) | インバータ制御式電気抵抗溶接機 | |
| JPH06114569A (ja) | 直流抵抗溶接装置の溶接電流制御方法および装置 | |
| JPS6266309A (ja) | 静止形無効電力補償装置の制御方法 | |
| JP2585402B2 (ja) | 無効電力補償装置 | |
| SU1495963A1 (ru) | Устройство симметрировани силового трансформатора инвертора | |
| JPH0349808Y2 (ja) | ||
| JPS637428Y2 (ja) | ||
| JPH0828978B2 (ja) | Ｐｗｍインバ−タ | |
| JPH03176707A (ja) | 交流電源装置 | |
| JPH0638547A (ja) | 変圧器の直流偏磁防止装置 | |
| KR940007969B1 (ko) | 고주파 전력 변환장치에서 출력트랜스의 편여자 검출 보상회로 | |
| JPS593773B2 (ja) | 無効電力変動補償装置 | |
| JPS61286069A (ja) | ア−ク溶接用電源 | |
| JPH04193063A (ja) | 定電圧電源装置 | |
| SU1115187A1 (ru) | Способ управлени тиристорным электроприводом | |
| JPH0673090B2 (ja) | 無効電力補償装置の制御装置 | |
| JPH0548599U (ja) | 同期機の脱調防止装置 |