JPH04251324A - 半導体ディスク装置 - Google Patents
半導体ディスク装置Info
- Publication number
- JPH04251324A JPH04251324A JP3000874A JP87491A JPH04251324A JP H04251324 A JPH04251324 A JP H04251324A JP 3000874 A JP3000874 A JP 3000874A JP 87491 A JP87491 A JP 87491A JP H04251324 A JPH04251324 A JP H04251324A
- Authority
- JP
- Japan
- Prior art keywords
- memory unit
- section
- access
- memory
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000012423 maintenance Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ディスク装置に
関する。
関する。
【０００２】
【従来の技術】従来の半導体ディスク装置では、メモリ
ユニットがＲＡＭ素子で構成され、メモリユニットの制
御を行なうメモリコントロール部がメモリユニットに対
応していた。
ユニットがＲＡＭ素子で構成され、メモリユニットの制
御を行なうメモリコントロール部がメモリユニットに対
応していた。
【０００３】ところで、電子ディスクはＲＡＭ素子でデ
ータを保持しているが、一般にＲＡＭ素子のデータは自
然に存在する放射線等により破壊されやすい。そのため
、エラー検出及び訂正等のメンテナンスを行うプロセッ
サ部を有している。また、上位装置からのインタフェー
ス制御部を通してのメモリユニットに対するアクセス要
求と、プロセッサ部からのメンテナンスのためのアクセ
ス要求とを調停する調停部を有し、調停の結果アクセス
を許可されたどちらか一方がメモリコントロール部を通
してメモリユニットにアクセス可能となっていた。
ータを保持しているが、一般にＲＡＭ素子のデータは自
然に存在する放射線等により破壊されやすい。そのため
、エラー検出及び訂正等のメンテナンスを行うプロセッ
サ部を有している。また、上位装置からのインタフェー
ス制御部を通してのメモリユニットに対するアクセス要
求と、プロセッサ部からのメンテナンスのためのアクセ
ス要求とを調停する調停部を有し、調停の結果アクセス
を許可されたどちらか一方がメモリコントロール部を通
してメモリユニットにアクセス可能となっていた。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
ディスク装置は、メモリユニット部をアクセスする場合
には、インタフェース制御部もプロセッサ部も共に調停
部に対しアクセス要求を出し、許可されてからメモリユ
ニットをアクセスする構成となっているので、プロセッ
サ部が繁雑又は長時間に渡ってメモリユニットをアクセ
スした場合に、上位装置からのアクセス要求が許可され
にくくなり、半導体ディスク装置としての性能が悪化す
ると言う問題点がある。
ディスク装置は、メモリユニット部をアクセスする場合
には、インタフェース制御部もプロセッサ部も共に調停
部に対しアクセス要求を出し、許可されてからメモリユ
ニットをアクセスする構成となっているので、プロセッ
サ部が繁雑又は長時間に渡ってメモリユニットをアクセ
スした場合に、上位装置からのアクセス要求が許可され
にくくなり、半導体ディスク装置としての性能が悪化す
ると言う問題点がある。
【０００５】また、プロセッサ部が早急にメンテナンス
を必要とした場合に、上位装置が使用していればアクセ
スを許可されずメンテナンスが不可能だという問題点が
ある。
を必要とした場合に、上位装置が使用していればアクセ
スを許可されずメンテナンスが不可能だという問題点が
ある。
【０００６】
【課題を解決するための手段】本発明の半導体ディスク
装置は、上位装置とのインタフェースを制御するインタ
フェース制御部と、複数系統から同時期にアクセス可能
なマルチポートＲＡＭ素子で構成されたメモリユニット
と、半導体ディスク装置をメンテナンスするプロセッサ
部と、前記メモリユニットを同時期にアクセスする為の
インタフェース制御部と前記メモリユニットの間にあっ
て前記インタフェース制御部のアクセスを制御する第一
のメモリコントロール部と、前記プロセッサ部と前記メ
モリユニットとの間にあって前記プロセッサのアクセス
を制御する第二のメモリコントロール部とを有している
。
装置は、上位装置とのインタフェースを制御するインタ
フェース制御部と、複数系統から同時期にアクセス可能
なマルチポートＲＡＭ素子で構成されたメモリユニット
と、半導体ディスク装置をメンテナンスするプロセッサ
部と、前記メモリユニットを同時期にアクセスする為の
インタフェース制御部と前記メモリユニットの間にあっ
て前記インタフェース制御部のアクセスを制御する第一
のメモリコントロール部と、前記プロセッサ部と前記メ
モリユニットとの間にあって前記プロセッサのアクセス
を制御する第二のメモリコントロール部とを有している
。
【０００７】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００８】図１は、本発明の一実施例のブロック図で
ある。半導体ディスク装置６０は、インタフェース制御
部２０を介して上位装置１０に接続されている。メモリ
ユニット５０は、２系統から同時にアクセス可能なマル
チポートＲＡＭ素子を使用しており、第一メモリコント
ロール部３０及び第二メモリコントロール部３１から同
時にアクセス可能である。
ある。半導体ディスク装置６０は、インタフェース制御
部２０を介して上位装置１０に接続されている。メモリ
ユニット５０は、２系統から同時にアクセス可能なマル
チポートＲＡＭ素子を使用しており、第一メモリコント
ロール部３０及び第二メモリコントロール部３１から同
時にアクセス可能である。
【０００９】次に、同実施例の動作に関して説明する。
上位装置１０よりメモリユニット５０へのアクセス命令
が発行された場合、その命令はインタフェース制御部２
０を介して第一メモリコントロール部３０へ送られる。 第一メモリコントロール部３０は、命令を受け取ると、
メモリユニット５０に対するアクセスを開始する。また
、プロセッサ部４０は上位装置の動作に無関係に発生す
る要因により、メモリユニット５０に対するメンテナン
スが必要になると、第二メモリコントロール部３１に対
して、メモリユニット５０へのアクセス命令を発行する
。第二メモリコントロール部３１は、プロセッサ部４０
より命令を受け取ると、メモリユニット５０に対するア
クセスを開始する。
が発行された場合、その命令はインタフェース制御部２
０を介して第一メモリコントロール部３０へ送られる。 第一メモリコントロール部３０は、命令を受け取ると、
メモリユニット５０に対するアクセスを開始する。また
、プロセッサ部４０は上位装置の動作に無関係に発生す
る要因により、メモリユニット５０に対するメンテナン
スが必要になると、第二メモリコントロール部３１に対
して、メモリユニット５０へのアクセス命令を発行する
。第二メモリコントロール部３１は、プロセッサ部４０
より命令を受け取ると、メモリユニット５０に対するア
クセスを開始する。
【００１０】
【発明の効果】以上説明したように本発明は、メモリユ
ニットにマルチポートＲＡＭ素子を使用し二系統のメモ
リコントロール部からアクセス可能にすることにより、
上位装置がプロセッサ部からのアクセスに関係なくメモ
リユニットに対してアクセスできる効果がある。
ニットにマルチポートＲＡＭ素子を使用し二系統のメモ
リコントロール部からアクセス可能にすることにより、
上位装置がプロセッサ部からのアクセスに関係なくメモ
リユニットに対してアクセスできる効果がある。
【００１１】また、プロセッサ部が早急にメモリユニッ
トに対するメンテナンスを必要とした場合に、上位装置
に関係なく最短時間でメンテナンスができると云う効果
がある。
トに対するメンテナンスを必要とした場合に、上位装置
に関係なく最短時間でメンテナンスができると云う効果
がある。
【図１】本発明の一実施例のブロック図である。
１０ 上位装置
２０ インタフェース制御部
３０ 第一メモリコントロール部３１ 第
二メモリコントロール部４０ プロセッサ部 ５０ メモリユニット ６０ 半導体ディスク装置
二メモリコントロール部４０ プロセッサ部 ５０ メモリユニット ６０ 半導体ディスク装置
Claims (1)
- 【請求項１】 上位装置とのインタフェースを制御す
るインタフェース制御部と、複数系統から同時期にアク
セス可能なマルチポートＲＡＭ素子で構成されたメモリ
ユニットと、半導体ディスク装置をメンテナンスするプ
ロセッサ部と、前記インタフェース制御部と前記メモリ
ユニットの間にあって前記インタフェース制御部のアク
セスを制御する第一のメモリコントロール部と、前記プ
ロセッサ部と前記メモリユニットとの間にあって前記プ
ロセッサのアクセスを制御する第二のメモリコントロー
ル部とを有することを特徴とする半導体ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000874A JPH04251324A (ja) | 1991-01-09 | 1991-01-09 | 半導体ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000874A JPH04251324A (ja) | 1991-01-09 | 1991-01-09 | 半導体ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04251324A true JPH04251324A (ja) | 1992-09-07 |
Family
ID=11485818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000874A Pending JPH04251324A (ja) | 1991-01-09 | 1991-01-09 | 半導体ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04251324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004947A (ja) * | 2003-05-20 | 2005-01-06 | Nec Electronics Corp | メモリ装置及びメモリのエラー訂正方法 |
-
1991
- 1991-01-09 JP JP3000874A patent/JPH04251324A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004947A (ja) * | 2003-05-20 | 2005-01-06 | Nec Electronics Corp | メモリ装置及びメモリのエラー訂正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1571559B1 (en) | Bus system and access control method | |
| JP4019073B2 (ja) | キャッシュ可能なｄｍａ | |
| JPH0628049B2 (ja) | 非同期バス間のデータ転送方法 | |
| US11216390B2 (en) | Storage device, memory access control system, and memory access control method | |
| US5748203A (en) | Computer system architecture that incorporates display memory into system memory | |
| US6757798B2 (en) | Method and apparatus for arbitrating deferred read requests | |
| JPH0556548B2 (ja) | ||
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| JP2587586B2 (ja) | データ転送方法 | |
| JP2946561B2 (ja) | マルチプロセッサシステム | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH0256693B2 (ja) | ||
| JPH04124760A (ja) | 入出力制御方式 | |
| JPH01114955A (ja) | メモリ保護方式 | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH0122656B2 (ja) | ||
| JPH01320557A (ja) | 共有記憶装置 | |
| JPH04168557A (ja) | バス調停回路 | |
| JPH05127975A (ja) | 共有メモリアクセス方式 | |
| KR20030022493A (ko) | 통신 시스템의 메모리 억세스 장치 | |
| JPS62546B2 (ja) | ||
| JPH03131955A (ja) | メモリコントローラ装置 | |
| JPS63155351A (ja) | マルチプロセツサシステム | |
| JPS5921062B2 (ja) | メモリ競合制御方式 |