JPH0645330A - 集積回路の平坦化方法 - Google Patents

集積回路の平坦化方法

Info

Publication number
JPH0645330A
JPH0645330A JP5072718A JP7271893A JPH0645330A JP H0645330 A JPH0645330 A JP H0645330A JP 5072718 A JP5072718 A JP 5072718A JP 7271893 A JP7271893 A JP 7271893A JP H0645330 A JPH0645330 A JP H0645330A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
integrated circuit
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5072718A
Other languages
English (en)
Inventor
Yih-Shung Lin
リン イー−シャン
Kuei-Wu Huang
ファン クェイ−ウ
Lun-Tseng Lu
リュ リュン−ツェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH0645330A publication Critical patent/JPH0645330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 集積回路の表面を平坦化させる方法及びその
結果得られる集積回路構成体が提供される。 【構成】 第一絶縁層１８を付着形成し且つパターン形
成した後に、装置上に第二絶縁層２４を付着形成する。
次いで平坦化層２６を付着形成し且つエッチバックす
る。平坦化層の一部が第二絶縁層の地形的に低い領域に
残存して装置の表面を平坦化させる。次いで、第三絶縁
層２８を付着形成し、更に第四絶縁層３０を付着形成す
る。これらの層を貫通してコンタクトビアを形成して第
一導電層２０の一部を露出させる。第二導電層３４を付
着形成しパターン形成して第一導電層との電気的接触を
形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
技術に関するものであって、更に詳細には、多層の金属
相互接続線を有する集積回路の製造方法及び集積回路構
成体に関するものである。
【０００２】
【従来の技術】集積回路における部品の集積度を増加さ
せることにより、種々の部品を製造するために多層を使
用し且つ一つの層と別の層とを接続させるために層間に
コンタクトを使用することが必要である。然しながら、
コンタクト及び多層を形成することは、装置の表面上に
谷や丘を形成することとなる。当業者により理解される
如く、凹凸のある地形上を交差する場合に、上側の相互
接続層が一定の断面を維持するようにさせることは困難
である。このことは、例えば金属相互接続線及びコンタ
クトにおけるボイドの発生等のステップカバレッジ即ち
段差被覆の問題を発生する場合がある。ステップカバレ
ッジ即ち段差被覆の問題は、高い電流密度を有する金属
相互接続線を発生する場合がある。これらの欠陥は、エ
レクトロマイグレーションやその他の関連した装置の障
害メカニズムを発生する場合がある。
【０００３】
【発明が解決しようとする課題】従って、ステップカバ
レッジ即ち段差被覆の問題を緩和し且つ平坦化したトポ
グラフィ即ち地形的構成を与える集積回路構成体及びそ
の製造方法を提供することを望まれている。更に、この
ような方法が製造プロセスの複雑性を著しく増加させる
ものでないことが望ましい。
【０００４】
【課題を解決するための手段】本発明によれば、集積回
路の平坦化を改善する方法が提供される。第一導電層を
付着形成し、且つパターン形成した後に、装置上に第一
絶縁層を付着形成する。次いで、集積回路上に厚い平坦
化層を付着形成し且つエッチバックする。この平坦化層
の一部は第一絶縁層の地形的に低い領域に残存し装置の
表面を平坦化させることが可能である。次いで、集積回
路上に第二絶縁層を付着形成し、次いで第三絶縁層を付
着形成する。これらの層を貫通してコンタクトビア即ち
接触貫通孔を形成し、第一導電層の一部を露出させる。
次いで、装置上に第二導電層を付着形成すると共にパタ
ーン形成して、第一導電層と電気的接触を形成する。
【０００５】
【実施例】以下に説明する処理ステップ及び構成は、集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術に関連して実施することことが可
能なものであり、本発明の重要な特徴を理解するのに必
要な処理ステップについて重点的に説明する。尚、添付
の図面は、縮尺通りに描いたものではなく、本発明の重
要な特徴を示すために適宜拡縮して示してある。
【０００６】図１を参照すると、基板１０上に集積回路
を製造する状態が示されている。フィールド酸化物領域
１２を形成して、基板１０内において活性区域を分離さ
せる。当該技術分野において公知の方法を使用して装置
上にゲート電極１４，１６を形成し、次いで第一絶縁層
１８を付着形成する。第一絶縁層１８は、典型的には、
酸化物から構成され、且つ約５０００Åの厚さを有して
いる。第一絶縁層１８をパターン形成して基板１０の一
部を露出させ、且つ開口内に導電性相互接続体２０を形
成して基板１０との電気的接触を形成する。導電性相互
接続体２２を第一絶縁層１８の上に形成する。導電性相
互接続体２０，２２は、金属又は多結晶シリコンから構
成することが可能である。
【０００７】図２を参照すると、集積回路上に第二絶縁
層２４を付着形成する。第二絶縁層２４は、好適には、
ボロンをドープした酸化物から構成することが可能であ
るが、どのようなエッチバックプロセス及びビア（貫通
孔）形成プロセスを使用するかによって、その他の絶縁
性物質を使用することも可能である。当該技術分野にお
いて公知の如く、ボロンをドープした酸化物はその下側
に存在する構成体と適合性を有しており、従って、それ
は集積回路上の側壁及び地形的に低い区域を充填しそこ
に付着することを可能としている。次いで、平坦化層２
６を第二絶縁層２４の上に付着形成する。平坦化層２６
は、好適には、スピンオンガラスから構成し、且つ５５
００Åの厚さを有している。スピンオンガラスの厚いコ
ーティングは集積回路の表面を平坦化させる。
【０００８】図３は、非等方性エッチング即ち異方性エ
ッチングを行なって平坦化層２６の一部を除去した後の
状態の集積回路を示している。当該技術分野において、
公知の如く、第二絶縁層２４はエッチバック期間中に発
生されるローディング効果を最小とすることに貢献す
る。理解される如く、平坦化層２６の一部は第二絶縁層
２４の地形的に低い領域に残存し、平坦化された表面を
形成する。一方、第二絶縁層２４が集積回路の表面を平
坦化するように平坦化層２６を完全にエッチング除去す
ることも可能である。
【０００９】図４を参照すると、装置上に第三絶縁層２
８を付着形成する。第三絶縁層２８は、好適には、ボロ
ンをドープした酸化物から構成され、且つ約１５００Å
の厚さを有している。次いで、第三絶縁層２８の上に第
四絶縁層３０を付着形成する。第四絶縁層３０は、好適
には、ドープしていない酸化物から構成し、且つ約４０
００Åの厚さを有している。
【００１０】図５は、これらの層を貫通してコンタクト
ビア３２を形成し金属相互接続体２０の一部を露出させ
た後の装置を示している。コンタクトビア３２は、好適
には、最初に、第四絶縁層３０を貫通して等方性エッチ
ングを実施することにより形成される。このプロセス期
間中に、第三絶縁層２８はエッチストップとして作用し
且つ等方性エッチング期間中に下側に存在する層が損傷
されることから保護する。コンタクトビア３２の形成を
完成するために、残存する層を貫通して非等方性エッチ
ングを実施し、金属相互接続体２０の一部を露出させ
る。一方、非等方性エッチングを実施してコンタクトビ
ア３２を形成することも可能である。
【００１１】図６を参照すると、第四絶縁層３０の一部
の上に第二金属相互接続層３４を付着形成し且つパター
ン形成し、該第二金属相互接続層３４はコンタクトビア
３２内へ延在して金属相互接続体２０と電気的接触を形
成する。これにより、本集積回路は更なる処理ステップ
を実施する準備がなされる。
【００１２】図７は、図２乃至６に関連して説明した処
理ステップを繰返し行なった後の集積回路の状態を示し
ている。図示した如く、第二絶縁層２４に類似した第五
絶縁層３６が装置の上に付着形成されており且つ第二金
属相互接続体３４を被覆している。第五絶縁層（不図
示）の上に平坦化物質層が付着形成され且つエッチバッ
クされて平坦化物質３８のポケットを形成している。第
三絶縁層２８に類似した第六絶縁層４０が本装置上に付
着形成され、次いで第七絶縁層４２が付着形成されてい
る。第七絶縁層４２は第四絶縁層３０と類似している。
図５を参照して説明した如くコンタクトビアを形成し且
つ該コンタクトビア内に第三金属相互接続体４４を形成
する。この金属相互接続体４４は、電気的接触が金属相
互層３４と４４との間に形成されるように、金属を付着
形成し且つパターン形成することにより形成される。
【００１３】上述した如く、本発明は、集積回路の表面
の平坦化を改善した方法を提供している。本発明方法の
利点は、等方性エッチングを実施し次いで非等方性エッ
チングを実施することによりコンタクトビアを形成する
能力を提供することを包含している。更に、エッチスト
ップを使用することにより、コンタクトビアを形成する
期間中に下側に存在する層を保護している。ボロンをド
ープした酸化物は、高度の適合性を有しており、且つ側
壁に付着すると共にコンタクトビアの下部部分を充填す
る。従って、集積回路の表面を平坦化するのに必要とさ
れる平坦化物質の量を減少させている。最後に、本発明
方法は、集積回路製造プロセスを著しく複雑化させるも
のではない。
【００１４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【図２】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【図３】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【図４】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【図５】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【図６】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【図７】 本発明の好適実施例に基づいて集積回路の平
坦化を行なうプロセスの一段階における状態を示した概
略断面図。
【符号の説明】 １０ 基板 １２ フィールド酸化物領域 １４，１６ ゲート電極 １８ 第一絶縁層 ２０，２２ 導電性相互接続体 ２４ 第二絶縁層 ２６ 平坦化層 ２８ 第三絶縁層 ３０ 第四絶縁層 ３２ コンタクトビア ３４ 第二金属相互接続層 ３６ 第五絶縁層 ３８ 平坦化物質 ４０ 第六絶縁層 ４２ 第七絶縁層 ４４ 第三金属相互接続体
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7514−4Ｍ Ｍ 7514−4Ｍ (72)発明者 イー−シャン リン アメリカ合衆国， テキサス 75010， カーロルトン， ラークスパー ドライブ 2041 (72)発明者 クェイ−ウ ファン アメリカ合衆国， テキサス 75063， アービング， ウエスト バレイ ランチ パークウエイ 9825， ナンバー 1220 (72)発明者 リュン−ツェン リュ アメリカ合衆国， テキサス 75051， グランド プレリー， サウス キャリア ー パークウエイ 2421， ナンバー 2515

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 集積回路構成体の製造方法において、 集積回路における下側の領域の上に導電性要素を形成
    し、 集積回路上に第一絶縁層を形成し、 前記第一絶縁層上に平坦化層を形成し、 前記平坦化層及び第一絶縁層を非等方的にエッチバック
    し、 集積回路上に絶縁物質層を形成し、 前記絶縁物質層と残存する平坦化層及び第一絶縁層を貫
    通してコンタクトビアを形成して前記導電性要素の一部
    を露出させる、 上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記導電性要素を形
    成するステップが、集積回路における前記下側に存在す
    る領域の一部の上に金属層を付着形成すると共にパター
    ン形成することを特徴とする方法。
  3. 【請求項３】 請求項２において、前記下側に存在する
    領域が半導体基板を有することを特徴とする方法。
  4. 【請求項４】 請求項１において、前記第一絶縁層を形
    成するステップが、集積回路上に酸化物層を付着形成す
    ることを特徴とする方法。
  5. 【請求項５】 請求項４において、前記酸化物がボロン
    をドープした酸化物を有することを特徴とする方法。
  6. 【請求項６】 請求項１において、前記平坦化層を形成
    するステップが、前記第一絶縁層上にスピンオンガラス
    を付着形成することを特徴とする方法。
  7. 【請求項７】 請求項１において、前記平坦化層及び第
    一絶縁層を非等方的にエッチバックした後に、前記平坦
    化層の一部が前記第一絶縁層の地形的に低い領域に残存
    し、集積回路の上表面が平坦化されることを特徴とする
    方法。
  8. 【請求項８】 請求項１において、前記絶縁物質層を形
    成するステップが、 集積回路上に第二絶縁層を付着形成し、 前記第二絶縁層上に第三絶縁層を付着形成する、 上記各ステップを有することを特徴とする方法。
  9. 【請求項９】 請求項８において、前記第二絶縁層がボ
    ロンをドープした酸化物を有することを特徴とする方
    法。
  10. 【請求項１０】 請求項８において、前記第三絶縁層が
    ドープしていない酸化物を有することを特徴とする方
    法。
  11. 【請求項１１】 請求項８において、前記第二絶縁層
    が、前記コンタクトビアの形成期間中にエッチストップ
    として作用することを特徴とする方法。
  12. 【請求項１２】 請求項１において、前記コンタクトビ
    アを形成するステップが、前記絶縁物質層の一部を貫通
    して等方的にエッチングし、次いで残存する絶縁物質層
    及び平坦化層及び第一絶縁層を貫通して非等方的にエッ
    チングして前記導電性要素の一部を露出させることを特
    徴とする方法。
  13. 【請求項１３】 請求項１において、導電層を集積回路
    の一部の上に付着形成し且つパターン形成し、且つ前記
    コンタクトビア内に延在して前記導電性要素と電気的接
    触を行なうことを特徴とする方法。
  14. 【請求項１４】 集積回路構成体の製造方法において、 集積回路における下側に存在する領域の上に導電性要素
    を形成し、 集積回路上に第一絶縁層を形成し、 前記第一絶縁層上に平坦化層を形成し、 前記第一絶縁層及び平坦化層をエッチングし、 集積回路上に第二絶縁層を形成し、 第二絶縁層上に第三絶縁層を形成し、 前記第三絶縁層、第二絶縁層及び第一絶縁層及び残存す
    る平坦化層を貫通してコンタクトビアを形成し前記導電
    性要素の一部を露出させる、 上記各ステップを有することを特徴とする方法。
  15. 【請求項１５】 請求項１４において、前記導電性要素
    を形成するステップが、集積回路における前記下側に存
    在する領域の一部の上に金属層を付着形成すると共にパ
    ターン形成することを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記下側に存在
    する領域が半導体基板を有することを特徴とする方法。
  17. 【請求項１７】 請求項１４において、前記第一絶縁層
    を形成するステップが、集積回路上に酸化物層を付着形
    成することを特徴とする方法。
  18. 【請求項１８】 請求項１７において、前記酸化物がボ
    ロンをドープした酸化物を有することを特徴とする方
    法。
  19. 【請求項１９】 請求項１４において、前記平坦化層を
    形成するステップが、前記第一絶縁層上にスピンオンガ
    ラスを付着形成することを特徴とする方法。
  20. 【請求項２０】 請求項１４において、前記平坦化層及
    び第一絶縁層をエッチングするステップがこれらの層を
    非等方的にエッチングすることを特徴とする方法。
  21. 【請求項２１】 請求項２０において、前記平坦化層の
    一部が前記第一絶縁層の地形的に低い領域に残存し、集
    積回路の上表面が平坦化されることを特徴とする方法。
  22. 【請求項２２】 請求項１４において、前記第二絶縁層
    を形成するステップが、集積回路上にボロンをドープし
    た酸化物を付着形成することを特徴とする方法。
  23. 【請求項２３】 請求項１４において、前記第三絶縁層
    を形成するステップが、前記第二絶縁層上にドープして
    いない酸化物を付着形成することを特徴とする方法。
  24. 【請求項２４】 請求項１４において、前記コンタクト
    ビアを形成するステップが、前記第三絶縁層の一部を貫
    通して等方的にエッチングし、次いで残存する第三絶縁
    層及び平坦化層、及び第二絶縁層及び第一絶縁層を貫通
    して非等方的にエッチングして前記導電性要素の一部を
    露出させることを特徴とする方法。
  25. 【請求項２５】 請求項２４において、前記第三絶縁層
    が等方的にエッチングされる場合に、前記第二絶縁層が
    エッチストップとして作用することを特徴とする方法。
  26. 【請求項２６】 請求項１４において、導電層を集積回
    路の一部の上に付着形成すると共にパターン形成し、且
    つ前記コンタクトビア内に延在して前記導電性要素と電
    気的接触を形成することを特徴とする方法。
  27. 【請求項２７】 集積回路における構成体において、 相互接続層を画定する第一導電層が設けられており、 集積回路の上側に第一絶縁層が設けられており、前記第
    一絶縁層の上側に絶縁物質層が設けられており、 前記絶縁物質層及び第一絶縁層を貫通して且つ前記第一
    導電層の一部を露出させる開口が設けられており、前記
    開口の形態は等方性エッチングとそれに続いて非等方性
    エッチングを実施した結果であり、 前記絶縁物質層の一部の上側に設けられており且つ前記
    開口内に延在して前記第一導電層と電気的接触を形成す
    る第二導電層が設けられている、 ことを特徴とする構成体。
  28. 【請求項２８】 請求項２７において、前記第一導電層
    が金属から構成されていることを特徴とする構成体。
  29. 【請求項２９】 請求項２７において、前記第一絶縁層
    がボロンをドープした酸化物から構成されていることを
    特徴とする構成体。
  30. 【請求項３０】 請求項２７において、前記第一絶縁層
    の表面が地形的に高い領域及びより低い領域を有してい
    ることを特徴とする構成体。
  31. 【請求項３１】 請求項３０において、平坦化物質が前
    記第一絶縁層の地形的に低い領域を充填しており、従っ
    て前記第一絶縁層の上表面が平坦化されていることを特
    徴とする構成体。
  32. 【請求項３２】 請求項３１において、前記平坦化物質
    がスピンオンガラスから構成されていることを特徴とす
    る構成体。
  33. 【請求項３３】 請求項２７において、前記絶縁物質層
    が、集積回路の上側に設けられた第二絶縁層と、前記第
    二絶縁層の上側に設けられた第三絶縁層とを有する多層
    構成であることを特徴とする構成体。
  34. 【請求項３４】 請求項３３において、前記第二絶縁層
    がボロンをドープした酸化物から構成されていることを
    特徴とする構成体。
  35. 【請求項３５】 請求項３３において、前記第三絶縁層
    がドープしていない酸化物から構成されていることを特
    徴とする構成体。
  36. 【請求項３６】 請求項２７において、前記第二導電層
    が金属から構成されていることを特徴とする構成体。
JP5072718A 1992-03-31 1993-03-31 集積回路の平坦化方法 Pending JPH0645330A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86107692A 1992-03-31 1992-03-31
US861076 1997-05-21

Publications (1)

Publication Number Publication Date
JPH0645330A true JPH0645330A (ja) 1994-02-18

Family

ID=25334809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5072718A Pending JPH0645330A (ja) 1992-03-31 1993-03-31 集積回路の平坦化方法

Country Status (4)

Country Link
US (1) US5485035A (ja)
EP (1) EP0564136B1 (ja)
JP (1) JPH0645330A (ja)
DE (1) DE69318880T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710460A (en) * 1995-04-21 1998-01-20 International Business Machines Corporation Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
KR100219562B1 (ko) * 1996-10-28 1999-09-01 윤종용 반도체장치의 다층 배선 형성방법
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
EP0954017A3 (en) * 1998-04-16 2000-08-09 STMicroelectronics, Inc. A semiconductor structure having an improved pre-metal dielectric stack
US6277758B1 (en) 1998-07-23 2001-08-21 Micron Technology, Inc. Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
GB2340302B (en) * 1998-07-29 2000-07-26 United Microelectronics Corp Method of manufacture using dual damascene process
US6207989B1 (en) * 1999-03-16 2001-03-27 Vantis Corporation Non-volatile memory device having a high-reliability composite insulation layer
US6127260A (en) * 1999-07-16 2000-10-03 Taiwan Semiconductor Manufacturing Company Method of forming a tee shaped tungsten plug structure to avoid high aspect ratio contact holes in embedded DRAM devices
US6339027B1 (en) * 1999-11-22 2002-01-15 Chartered Semiconductor Manufacturing Ltd. Process for borderless stop in tin via formation
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法

Also Published As

Publication number Publication date
DE69318880D1 (de) 1998-07-09
EP0564136A1 (en) 1993-10-06
DE69318880T2 (de) 1998-10-08
US5485035A (en) 1996-01-16
EP0564136B1 (en) 1998-06-03

Similar Documents

Publication Publication Date Title
JP3396135B2 (ja) 複数レベルのセルフアライン相互接続メタライゼーションを有する半導体構造の作成方法
US6531783B1 (en) Method of via formation for multilevel interconnect integrated circuits
EP0536992B1 (en) Semiconductor planarization process
JPH0645464A (ja) 半導体コンタクトビア構成体及び方法
EP0534631B1 (en) Method of forming vias structure obtained
US5437763A (en) Method for formation of contact vias in integrated circuits
JPH0645329A (ja) 高集積半導体装置およびその製造方法
JPH0645330A (ja) 集積回路の平坦化方法
US5327011A (en) Semiconductor device with enhanced via or contact hole connection between an interconnect layer and a connecting region
JPH1064996A (ja) 半導体装置の自己整合的金属配線形成方法
US6156642A (en) Method of fabricating a dual damascene structure in an integrated circuit
US5423939A (en) Method for forming contact plugs in integrated circuits
JP3457277B2 (ja) 半導体装置および半導体装置の製造方法
US5510294A (en) Method of forming vias for multilevel metallization
JP2001176965A (ja) 半導体装置及びその製造方法
JPH07254607A (ja) 集積回路及びその製造方法
US5847457A (en) Structure and method of forming vias
JP3235542B2 (ja) 半導体装置およびその製造方法
US5200880A (en) Method for forming interconnect for integrated circuits
JP3175863B2 (ja) 半導体装置の製造方法
JPH1070190A (ja) 部分重複相互接続構造および製造方法
JPH05206294A (ja) 集積回路用相互接続
JPH1084041A (ja) 半導体装置及びその製造方法
JPH06224196A (ja) 半導体集積回路装置
JPH0595048A (ja) 半導体集積回路装置の製造方法