JPH02237135A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02237135A
JPH02237135A JP1058148A JP5814889A JPH02237135A JP H02237135 A JPH02237135 A JP H02237135A JP 1058148 A JP1058148 A JP 1058148A JP 5814889 A JP5814889 A JP 5814889A JP H02237135 A JPH02237135 A JP H02237135A
Authority
JP
Japan
Prior art keywords
contact hole
film
via contact
hole
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1058148A
Other languages
English (en)
Inventor
Shunichi Nagata
永田　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1058148A priority Critical patent/JPH02237135A/ja
Priority to US07/488,928 priority patent/US5082801A/en
Priority to EP90302578A priority patent/EP0387098B1/en
Priority to DE69023524T priority patent/DE69023524D1/de
Priority to KR1019900003198A priority patent/KR930003145B1/ko
Publication of JPH02237135A publication Critical patent/JPH02237135A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/937—Hillock prevention

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ビアコンタクトホールを通して導通ずる多層配線構造を
備えた半導体装置の製造方法に関し、コンタクト抵抗を
低くした状態で電極配線膜の相互を導通させることを目
的とし、 アルミニウムもしくはその合金膜の上に形成した金属Ｆ
ｌ膜に通孔を設ける工程と、上記金属薄膜の上に眉間絶
縁膜を積層する工程と、上記通孔を貫通して上記アルミ
ニウムもしくはその合金膜に達するビアコンタクトホー
ルを上記層間絶縁膜に形成する工程と、上記ビアコンタ
クトホールに導電材を埋込んで上記アルミニウムもしく
はその合金膜に接合する工程とを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、より詳しくは
、ビアコンタクトホールを通して導通ずる多層配線構造
を備えた半導体装置の製造方法に関する． 〔従来の技術〕 半導体装置においては、アルミニウムよりなる電極配線
膜のストレスマイグレーションやエレクトロマイグレー
シゴンの防止対策として、アルミニウムＴＬ極配線膜の
上に窒化チタンを積層することが行われており、この電
極配線膜を多層構造にした場合に、電極配線膜相互の導
通を図る方法としては、第２図に示すように、電極配線
膜２０間に形成したｐｓｃ膜２４及びＳｉ（ｌｚ′Ａ９
！．２２にビアコンタクトホール２６を形成するように
している。
この工程を第２図に基づいて簡単に説明すると、アルミ
ニウム電極配線膜２０とその上の窒化チタン層２１をヒ
ロック防止用のＳｉＯｚ膜２２によって一様に覆った後
に、この上に平坦化膜２３、ＰＳＧ膜２４を順次形成し
（第２図（ａ））、ＳｉＯｚｌｌｉ２２及びＰＳＧＩｌ
９２４を、レジスト２５を用いたフォトエッチング法に
よりパターニングしてビアコンタクトホール２６を開口
するようにしている（同図（ｂ））。
〔発明が解決しようとする課題〕
ところで、ビアコンタクトホール２６を形成する場合に
は、エソチング種としてフッソ系のガスを使用するため
に、窒化チタン膜２１も同時に？ッチングされてしまい
、この窒化チタン膜２１にもコンタクトホール２６が形
成されることになるが、このフン素系のガスに対する窒
化チタンのエッチングレートが大きいため、窒化チタン
層２１のサイドエッチングが進んでＳｉＯ■Ｉｔ’！２
２、ＰＳＧ膜２４が窒化チタンｌ！２２１に対してオー
バハング状態となる。
この結果、窒化チタン層２１とＳｉｎｇ膜２２との間に
横溝２７が形成されてビアコンタクトホール２６の底部
が広がった状態となり、ビアコンタクトホール２６にＳ
電材２８を埋込んで加熱処理を施すと、横溝２７に存在
する残渣が気化してアルミニウム電極配線膜２０と埋込
用導電材２８との界面まで広がるために、電極配線膜２
０と導電材２８とのコンタクト抵抗が増加するといった
問題が発生する。
本発明は、このような問題に鑑みてなされたものであっ
て、コンタクト抵抗を低くした状態で電極配線膜の相互
を導通させることができる半導体装置の製造方法を提供
することを目的とする。
〔課題を解決するための手段〕
上記した課題は、アルミニウムもしくはその合金膜３の
上に形成した金属薄膜４に通孔８を設ける工程と、上記
金属薄膜４の上に層間絶縁膜９１１を積層する工程と、
上記通孔８を貫通して上記アルミニウムもし《はその合
金膜３に達するビアコンタクトホール６を上記層間絶縁
膜９，１０に形成する工程と、上記ビアコンタクトホー
ル６に導電材１４を埋込んで上記アルミニウムもしくは
その合金膜３に接合する工程とを有することを特徴とす
る半導体装置の製造方法により解決する．〔作　用〕 本発明によれば、窒化チタンのような金属薄膜４に予め
ビアコンタクトホール６よりも大きな通孔８を設け、そ
の上に層間絶縁膜９．１１を形成した後に、金ＫＹＲ膜
４を貫通するビアコンタクトホール６を層間絶縁膜９，
１１中に開口するようにしたので、金属薄膜４のオーバ
エッチングによって生じるビアコンタクトホール６の底
部の広がりをなくすことが可能になる。
したがって、ビアコンタクトホール６内の残渣の除去が
容易となり、残渣による接触抵抗の増加を抑制すること
ができ、電極配線層相互をビアコンタクトホール６を介
して良好に導通させることが可能になる。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
。
第１図は、本発明の一実施例を断面で示す工程図であっ
て、第１図（ａ）中符号１は、ＰＳＧ（ｐｈｏｓｐｈｏ
−ｓｉｌｉｃａｔｅ−ｇｌａｓｓ）よりなる下地Ｗ１２
の上に形成された電極配線膜で、この電極配線膜１は、
アルミニウム（ＡＮ）［３とその上に形成した窒化チタ
ン（ＴｉＮ）層４からなり、アルミニウム層３のストレ
スマイグレーションを窒化チタンＮ４により防止するよ
うに構成されている。
次に、この電極配線膜ｌとその上方に形成される他の配
線膜との導通を図るための工程を説明すまず、下地層２
と電極配線膜１の上にフォトレジスト５を塗布した後に
、このレジスト５を露光、現像処理し、後述する工程で
形成するビアホール６よりも径の大きな円形状の窓７を
電極配線膜１の上に形成する（第１図（ｂ））。
そして、このレジスト５をマスクに使用し、ＣＨＦ，に
ＣＦ４を加えたエッチャントを使用して電極配線膜１上
眉の窒化チタン層４をパターニングして円形状の通孔８
を開ける（第１図（ｃ））．この後に、レジスト５を剥
離した状態で、気相成長法等によりヒロック防止用の二
酸化シリコン（Ｓｉｎｇ）膜９を、下地層２及び電極配
線１ｆｆｌの上に一様に形成し（第１図（ｄ））、さら
にその上にＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）　　
１　０を塗布するとともにこれをエッチバックして電極
配線膜１周辺の平坦化を図り、ステップカバレージを改
善する（第１図（ｅ））。
次に、ＰＳＧ膜１１を気相成長法により形成し、この上
にレジスト１２を塗布する。そして、第ｌ図（ｆ）に示
すように、レジスト１２に露光、現像処理を施し、窒化
チタン層４の上方にビアコンタクトホール形成用の窓１
・３を設けてこれをマスクに使用し、四フッ化炭素ＣＦ
．に酸素０２を加えたエッチング種を使用するプラズマ
エッチング法によりＰＳＧＩＩ！Ｊｌｌの上層を等方性
エッヂングし、ＰＳＣ；ＩＱＩＩ上層部を漏斗状に形成
してカバレージを良くする（第１図（ｇ））。
この後に、さらにレジスト１２をマスクとして使用し、
ＣＨＦ３にＣＦ．を加えたガスをエッチャントとする反
応性イオンエッチング法により、ＰＳＧ膜１１の下層部
及びＳｉｎｇ膜９を異方性エッチングし、Ｔｉｎｌ５４
の通孔８内を道るビアコンタクトホール６を形成し、ア
ルミニウムＩＩＪ３の一部を露出させる（第１回（ｈ）
）。
以上の工程は、電極配線膜１の窒化チタン層４の一部を
円形状にエッチングして通孔８を形成し、しかもその通
孔８の径を、ＰＳＧｒｌｌｌ、ｓ＋ｏｚＨｆＪ９に設け
たビアコンタクトホール６よりも大きくしているため、
窒化チタンＮ４の全体がＳｉｎｇ膜２２、ＰＳＧＩＩＲ
ＩＩによって覆われることになり、ビアコンタクトホー
ル６形成時に窒化チタン膜４がエッチングされることは
なく、ビアコンタクトホール６の底部に横溝が発生する
ことはなくなる。
したがって、第１図（＋）に示すように、ビアコンタク
トホール６に導電材１４を埋め込んで、ＰＳＧ膜１１の
上に形成される導電膜１５とアルミニウム層３との導通
を図る際に、ビアコンタクトホール６内の残渣を除去す
ることが可能になり、良好な配線電極股間の導通を図れ
ることになる。
上記した実施例によって形成した場合のコンタクトホー
ル部を断面から観察したところ、前述の横溝（いわゆる
“す”）の発生率が従事法にくらべ１／３以下にまで低
減したことが確認された。
なお、上記した実施例はアルミニウム膜上にビアボール
を設ける場合について述べたが、Ａ！！　−　Ｓ　ｉ、
ＡＩ２−Ｔｉ等の合金膜上にも同様にしてビアホールを
設けるようにすることが可能である。
〔発明の効果］ 以上述べたように本発明によれば、アルミニウム層の上
に形成した金属薄膜に、ヴイアホールの径よりも大きな
通孔を設け、その後に層間絶８！膜を積層するとともに
、この眉間絶縁膜に、通孔を非接触状態で通り抜けるヴ
イアホールを形成するようにしたので、ビアコンタクト
ホールの底部の広がりをなくすことが可能になり、ビア
コンタクトホール内の残査を容易に除去することができ
、コンタクト抵抗を低くした状態で電橿配線膜の相互を
導通させることが可能になる。
【図面の簡単な説明】
第１図（ａ）〜（ｉ）は、本発明の一実施例を断面で示
す工程図、 第２図（ａ）　，　（ｂ）は、従来方法を断面で示す工
程図である． （符号の説明） １・・・電極配線膜、 ２・・・下地層、 ３・・・アルミニウム層、 ？・・窒化チタンＷＪ（金ｉ藩膜） ・・・フォトレジスト、 ・・・ビアコンタクトホール、 ・・・窓、 ・・・通孔、 ・・・ｓｈｏ■膜（層間絶縁膜）、 Ｏ・・・ＳＯＧ　（層間絶縁膜）、 ｌ・・・ｐｓｃｌ、 ２・・・レジスト、 ３・・・窓、 ４・・・導電材．

Claims (1)

  1. 【特許請求の範囲】 　アルミニウムもしくはその合金膜の上に形成した金属
    薄膜に通孔を設ける工程と、 上記金属薄膜の上に層間絶縁膜を積層する工程と、 上記通孔を貫通して上記アルミニウムもしくはその合金
    膜に達するビアコンタクトホールを上記層間絶縁膜に形
    成する工程と、 上記ビアコンタクトホールに導電材を埋込んで上記アル
    ミニウムもしくはその合金膜に接合する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP1058148A 1989-03-10 1989-03-10 半導体装置の製造方法 Pending JPH02237135A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1058148A JPH02237135A (ja) 1989-03-10 1989-03-10 半導体装置の製造方法
US07/488,928 US5082801A (en) 1989-03-10 1990-03-06 Process for producing multilayer interconnection for semiconductor device with interlayer mechanical stress prevention and insulating layers
EP90302578A EP0387098B1 (en) 1989-03-10 1990-03-09 Process for making a multilevel interconnection structure
DE69023524T DE69023524D1 (de) 1989-03-10 1990-03-09 Verfahren zum Herstellen einer Multischichtenverbindungsstruktur.
KR1019900003198A KR930003145B1 (ko) 1989-03-10 1990-03-10 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1058148A JPH02237135A (ja) 1989-03-10 1989-03-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02237135A true JPH02237135A (ja) 1990-09-19

Family

ID=13075906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1058148A Pending JPH02237135A (ja) 1989-03-10 1989-03-10 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5082801A (ja)
EP (1) EP0387098B1 (ja)
JP (1) JPH02237135A (ja)
KR (1) KR930003145B1 (ja)
DE (1) DE69023524D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312235A (ja) * 1989-05-26 1990-12-27 Fujitsu Ltd 半導体装置の製造方法
JP2012138413A (ja) * 2010-12-24 2012-07-19 Semiconductor Energy Lab Co Ltd 開口部の形成方法及び半導体装置の作製方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
US5420077A (en) * 1990-06-29 1995-05-30 Sharp Kabushiki Kaisha Method for forming a wiring layer
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JPH05267471A (ja) * 1991-04-05 1993-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
KR940008323B1 (ko) * 1991-10-16 1994-09-12 삼성전자 주식회사 반도체장치의 층간접속방법
US5323047A (en) * 1992-01-31 1994-06-21 Sgs-Thomson Microelectronics, Inc. Structure formed by a method of patterning a submicron semiconductor layer
US5424570A (en) * 1992-01-31 1995-06-13 Sgs-Thomson Microelectronics, Inc. Contact structure for improving photoresist adhesion on a dielectric layer
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
EP0564136B1 (en) * 1992-03-31 1998-06-03 STMicroelectronics, Inc. Method for planarization of an integrated circuit
KR950006343B1 (ko) * 1992-05-16 1995-06-14 금성일렉트론주식회사 반도체 장치의 제조방법
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
DE4442652A1 (de) * 1994-11-30 1996-01-25 Siemens Ag Verfahren zur Herstellung eines Kontaktloches auf eine Metallisierungsebene einer dreidimensionalen Schaltungsanordnung
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
US5717631A (en) * 1995-07-21 1998-02-10 Carnegie Mellon University Microelectromechanical structure and process of making same
US6143648A (en) * 1997-02-18 2000-11-07 Motorola, Inc. Method for forming an integrated circuit
US6162583A (en) * 1998-03-20 2000-12-19 Industrial Technology Research Institute Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers
US6153516A (en) * 1998-09-10 2000-11-28 Vanguard International Semiconductor Corporation Method of fabricating a modified polysilicon plug structure
JP2001185619A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp コンタクト構造の製造方法
DE10257681B4 (de) 2002-12-10 2008-11-13 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, die eine Metallnitridschicht enthält, und integrierte Schaltungsanordnung
KR100571673B1 (ko) * 2003-08-22 2006-04-17 동부아남반도체 주식회사 반도체 소자의 비아 홀 형성 방법
KR101101192B1 (ko) * 2004-08-26 2012-01-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146253A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922184A (en) * 1973-12-26 1975-11-25 Ibm Method for forming openings through insulative layers in the fabrication of integrated circuits
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4381595A (en) * 1979-10-09 1983-05-03 Mitsubishi Denki Kabushiki Kaisha Process for preparing multilayer interconnection
JPS5740956A (en) * 1980-08-25 1982-03-06 Fujitsu Ltd Semiconductor device
JPS57170550A (en) * 1981-04-15 1982-10-20 Toshiba Corp Manufacture of semiconductor device
JPS6017040A (ja) * 1983-07-08 1985-01-28 Sumitomo Metal Mining Co Ltd 軟化温度の低い高導電用銅合金
JPS6037145A (ja) * 1983-08-08 1985-02-26 Nec Corp 半導体装置の製造方法
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
JPS6247122A (ja) * 1985-08-26 1987-02-28 Toshiba Corp 半導体装置の製造方法
JPS6278854A (ja) * 1985-09-30 1987-04-11 Mitsubishi Electric Corp 配線体の形成方法
FR2588418B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
DE3815569A1 (de) * 1987-05-07 1988-12-29 Intel Corp Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
JPS6469031A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Manufacture of semiconductor device
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JPH01255250A (ja) * 1988-04-05 1989-10-12 Fujitsu Ltd 多層配線形成方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146253A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312235A (ja) * 1989-05-26 1990-12-27 Fujitsu Ltd 半導体装置の製造方法
JP2012138413A (ja) * 2010-12-24 2012-07-19 Semiconductor Energy Lab Co Ltd 開口部の形成方法及び半導体装置の作製方法

Also Published As

Publication number Publication date
KR900015300A (ko) 1990-10-26
KR930003145B1 (ko) 1993-04-22
EP0387098A2 (en) 1990-09-12
EP0387098A3 (en) 1991-08-14
DE69023524D1 (de) 1995-12-21
US5082801A (en) 1992-01-21
EP0387098B1 (en) 1995-11-15

Similar Documents

Publication Publication Date Title
JPH0821581B2 (ja) 半導体装置の製造方法
JPH0135495B2 (ja)
JPH02276232A (ja) 半導体装置の製造方法
JPH063804B2 (ja) 半導体装置製造方法
US5427982A (en) Method for fabricating a semiconductor device
JPH10261624A (ja) エッチング方法及び多層配線構造
JPS63276246A (ja) 半導体装置
JPH05182966A (ja) 多層配線形成方法
JPH0766178A (ja) 半導体装置の製造方法
JPH05144812A (ja) 半導体装置の製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPS6072253A (ja) 半導体装置の製造方法
JP3301466B2 (ja) 半導体装置の製造方法
JP3080073B2 (ja) 半導体装置の製造方法
JPH1167908A (ja) 半導体装置およびその製法
JPH0536839A (ja) 半導体装置の製造方法
JP2647026B2 (ja) 半導体装置の製造方法
JP3028539B2 (ja) 半導体装置の製造方法
JPH0230123A (ja) 半導体装置の製造方法
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH02285659A (ja) 半導体装置
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS62166547A (ja) 多層配線構造体の形成方法
JPH01145835A (ja) 半導体装置の製造方法
JPH0415925A (ja) 半導体装置の製造方法