JPH0645338U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0645338U
JPH0645338U JP086542U JP8654292U JPH0645338U JP H0645338 U JPH0645338 U JP H0645338U JP 086542 U JP086542 U JP 086542U JP 8654292 U JP8654292 U JP 8654292U JP H0645338 U JPH0645338 U JP H0645338U
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
pads
counterbore
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP086542U
Other languages
English (en)
Inventor
秀樹 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP086542U priority Critical patent/JPH0645338U/ja
Publication of JPH0645338U publication Critical patent/JPH0645338U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ワイヤーボンディングによりＩＣチップを印
刷配線基板に取り付ける半導体装置の構造を改善して、
印刷配線基板側でパッド数を大幅に増加しても印刷配線
の強度が補償出来るような半導体装置を提供する。 【構成】 ザグリ４を設けた第１の印刷配線基板３
と、該第１の印刷配線基板３の複数のパッド８が前記ザ
グリ４の周面に露出するように前記第１の印刷配線基板
３に第２の印刷配線基板６を積層して形成し、前記ザグ
リ４内に配置したＩＣチップ１の隣接するパッド２、２
が前記第１の印刷配線基板３と前記第２の印刷配線基板
６のパッド８、９に交互にワイヤーボンディングにより
取り付けて構成した。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、印刷配線基板を複数積層して形成した多層の印刷配線基板にＩＣ チップをワイヤーボンディングにより取り付けた半導体装置に関するものである 。
【０００２】
【従来の技術】
印刷配線基板にザグリを設けてＩＣチップをザグリ内に配置し、この印刷配線 基板のザグリの周面に配置した複数のパッドにＩＣチップの各パッドをワイヤー ボンディングにより取り付けていた。
【０００３】
【考案が解決しようとする課題】
しかしながら、近年はＩＣチップの高密度、高集積化が進み、ＩＣチップの回 路の集積度が高まるにつれてパッド数が増加し、これに伴いＩＣチップは隣接す るパッドの間隔が狭くなる。一方、印刷配線基板側ではパッドの間隔をあまり狭 くするとパッドにつながる印刷配線の強度が補償出来なくなるため、パッド数も あまり増やせず、ワイヤーボンディングによりＩＣチップを印刷配線基板に取り 付ける場合、従来の半導体装置では回路の集積度が高いＩＣチップに不向きであ り半導体装置の構造の改善が望まれていた。
【０００４】 そこで、この考案はワイヤーボンディングによりＩＣチップを印刷配線基板に 取り付ける半導体装置の構造を改善して、印刷配線基板側でパッド数を大幅に増 加しても印刷配線の強度が補償出来るような半導体装置を提供することを目的と する。
【０００５】
【課題を解決するための手段】
本考案では、ザグリを設けた第１の印刷配線基板と、該第１の印刷配線基板の 複数のパッドが前記ザグリの周面に露出するように前記第１の印刷配線基板に第 ２の印刷配線基板を積層して形成し、前記ザグリ内に配置したＩＣチップの隣接 するパッドが前記第１の印刷配線基板と前記第２の印刷配線基板のパッドに交互 にワイヤーボンディングにより取り付けて構成したことを特徴とする。
【０００６】
【作用】
本考案では、ワイヤーボンディングによりＩＣチップを印刷配線基板に取り付 ける半導体装置として、印刷配線基板側でパッド数を大幅に増加しても印刷配線 の強度が補償出来る。
【０００７】
【実施例】
以下本考案の実施例を図面に従って説明する。図１（ａ）は、本考案の半導体 装置の横面図、図１（ｂ）は、図１（ａ）の上面図である。また、図１における 図２と同符号は同じ物を示している。
【０００８】 図１の（ａ）、（ｂ）において、１は複数のパッド２を有するＩＣチップで印 刷配線基板３に設けられたザグリ（凹部）４内に配置されている。この印刷配線 基板３は上面に印刷配線５が形成されており、さらにその上面に印刷配線７を有 する印刷配線基板６が積層され、印刷配線基板側は積層基板に形成される。さて 、印刷配線基板３と印刷配線基板６の積層基板では、印刷配線５の複数のパッド ８がザグリ４の周面に露出する。ＩＣチップ１のパッド２はワイヤーボンディン グにより印刷配線基板３のパッド８及び印刷配線基板６のパッド９と接続される 。この場合、ＩＣチップ１の隣接するパッド２、２はワイヤー11を使用して印刷 配線基板３のパッド８と印刷配線基板６のパッド９と交互にワイヤーボンディン グにより取り付けられる。10は封止剤でＩＣチップ１およびＩＣチップ１のパッ ド２とワイヤーボンディングのなされたパッド８およびパッド９を被覆する。
【０００９】
【考案の効果】
以上説明したように、本考案の半導体装置では、ワイヤーボンディングにより ＩＣチップを印刷配線基板に取り付ける半導体装置として、印刷配線基板を複数 の印刷配線基板の積層構造とし、ＩＣチップのパッドを各印刷配線基板のパッド に交互にワイヤーボンディングにより取り付けるように構成したので、印刷配線 基板側のパッド数は大幅な増加が可能となり、しかも、印刷配線基板側の印刷配 線の強度も補償出来る等実用的効果は大きいものである。
【図面の簡単な説明】
【図１】本考案の一実施例を示し、図１（ａ）は、本考
案の半導体装置の横面図、図１（ｂ）は、図１（ａ）の
上面図である。
【符号の説明】
１ ＩＣチップ ２ パッド ３ 印刷配線基板 ４ ザグリ ５ 印刷配線 ６ 印刷配線基板 ７ 印刷配線 ８ パッド ９ パッド 10 封止剤

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ザグリを設けた第１の印刷配線基板と、
    該第１の印刷配線基板の複数のパッドが前記ザグリの周
    面に露出するように前記第１の印刷配線基板に第２の印
    刷配線基板を積層して形成し、前記ザグリ内に配置した
    ＩＣチップの隣接するパッドが前記第１の印刷配線基板
    と前記第２の印刷配線基板のパッドに交互にワイヤーボ
    ンディングにより取り付けて構成したことを特徴とする
    半導体装置。
JP086542U 1992-11-24 1992-11-24 半導体装置 Pending JPH0645338U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP086542U JPH0645338U (ja) 1992-11-24 1992-11-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP086542U JPH0645338U (ja) 1992-11-24 1992-11-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH0645338U true JPH0645338U (ja) 1994-06-14

Family

ID=13889897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP086542U Pending JPH0645338U (ja) 1992-11-24 1992-11-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH0645338U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241583B1 (ko) * 2008-09-25 2013-03-11 실버브룩 리서치 피티와이 리미티드 밀봉제 내의 공극 감소 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241583B1 (ko) * 2008-09-25 2013-03-11 실버브룩 리서치 피티와이 리미티드 밀봉제 내의 공극 감소 방법

Similar Documents

Publication Publication Date Title
JPH03169062A (ja) 半導体装置
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH07147347A (ja) 集積回路装置
JPH08264712A (ja) 半導体装置
JPS6361150U (ja)
JPS5815264A (ja) マルチチツプパツケ−ジ
JPH0346504Y2 (ja)
KR200225040Y1 (ko) 적층형 반도체 패키지
KR950002210B1 (ko) 반도체 칩 실장 방법
JPS5853854A (ja) 高密度ｌｓｉパツケ−ジ
JPS60200559A (ja) メモリモジュール
JPS5839037A (ja) チツプキヤリア
JPS6057999A (ja) 多層配線板
JPS6055648A (ja) 高密度実装基板
JP2638059B2 (ja) 多層配線基板
JPH0753989Y2 (ja) Ｉｃカード用モジュール
JPS61189695A (ja) 多層プリント板の配線パタ−ン構造
JPS6146769U (ja) 電子回路形成チツプ搭載装置
JPH0529538A (ja) 半導体モジユール構造
JPS62173728A (ja) 混成集積回路
KR19990069165A (ko) 반도체 베어칩의 적층구조 및 적층방법
JPS6094755A (ja) 半導体装置
JPH02244753A (ja) 集積回路装置
JPS58193656U (ja) セラミツク配線基板