JPH0645445A - 集積回路の配線設計方法 - Google Patents

Abstract

(57)【要約】 【目的】 クロック同期回路ブロックが集中した場合で
もクロックラインの集中を解消し、スキューの増加を防
ぎ、一般配線の混雑を解消する設計方法を得る。 【構成】 複数の回路ブロックの配置は電子計算機処理
によって予め設計されており、その配置図に対して回路
ブロック間の端子における配線の引き回しを設計するに
際し、ある一端から一定方向に向けて回路ブロックにお
けるクロック信号端子を計上して行き、その数に対して
一定間隔毎にクロック信号専用配線を布設する。その
後、一般配線処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路における配線を
電子計算機処理によって自動的に設計する集積回路の配
線設計方法に関し、特に回路ブロックが配置された後に
配線の引き回しを設計する集積回路の配線設計方法に関
する。

【０００２】

【従来の技術】近年の半導体集積回路技術の向上によ
り、ＬＳＩの大規模化、複合化が進み、集積度はますま
す高まる一方であるが、それに伴い如何にしてクロック
のスキューを削減するかという問題が深刻になってきて
いる。現在、この種の半導体集積回路装置は、電子計算
機処理によって自動で配置配線を行っているので、その
結果は配置位置、配線長ともに様々で、全く予想がつか
ない。したがって、レイアウトが終了するまでは、クロ
ックの配線長、スキューを確認する手段がなく、回設計
時にはこのスキューに適当な値を見積もって論理設計を
行っているが、自動配置配線の結果、期待通りのスキュ
ーが得られず、誤動作した場合には回路設計に戻って再
び自動配置配線を繰り返さなければならない。また、そ
れを防ぐために、セットアップタイム、ホールドタイム
を十分に見積もって回路設計を行うと、回路の動作スピ
ードにおいて著しい低下をまねいてしまう。

【０００３】これらの問題を解消するために、集積回路
の設計方法にも種々の工夫改善の試みが施されてきてい
るが、その一つの手段として回路ブロック端子間を結ぶ
一般の配線とは別にクロック信号伝達専用の配線（以
下、クロックラインと称する）を設置する方法が最近徐
々に試行されてきている。

【０００４】図５は従来の集積回路の配線設計方法の一
例を示すフローチャートである。この種の集積回路の配
線設計方法は、図５のように、ステップ３Ａでクロック
ドライバとして使用されるバッファ（以下、単にクロッ
クドライバと称する）の配置位置を決定する。次に、ス
テップ３Ｂで設計使用とする回路のブロックの配置を決
めるためのレイアウトデータである配置データ（ステッ
プ３Ａで決定したデータを含む）と、各セルの配置にお
ける制限条件及び各セルに係わる接続情報とを入力す
る。次に、ステップ３Ｃで各ブロックの配置を決め、ス
テップ３Ｄで配置設計を出力する。ここまでを通常、配
置設計と称している。

【０００５】次に、ステップ３Ｅでクロックラインの布
設位置を決定してクロックドライバとの間を配線で接続
し、ステップ３Ｄで出力された配置設計データに付加す
る。そして、ステップ３Ｆでこの配置設計データと、例
えば配線幅，配線間，各配線とコンタクトの中心間隔，
コンタクト間の距離の制限，最大許容電流及びシート抵
抗値等による制限条件と、ブロック名，ネット名，ネッ
ト番号，各ネットの接続状態、接続端子位置，ネットの
入出力数，ネットの種類や優先順位，及びネットのドラ
イブ能力等の配線入力データをＣＡＤ装置に入力する。
次に、ステップ３Ｇでこれら入力データを基にブロック
間の配線、フリップフロップ回路のようなクロックに同
期して動作する回路ブロック（以下、クロック同期回路
ブロックと称する）におけるクロック信号端子とクロッ
クライン間の接続し、及びその他の配線の実行が行わ
れ、布線済みの配線設計図が出力さるようになってい
る。

【０００６】図６は従来方法で形成されたクロックライ
ンを示す平面構成図であり、１はクロック信号用入力端
子、２はクロックドライバ、３はクロックライン、４は
入出力バッファ列、５はクロック同期回路ブロック、６
はクロック信号端子、７は回路ブロック列、８は配線、
９は内部領域である。このようにクロックライン３は回
路ブロックの配置位置に全く関係なく予め定位置に布設
されており、クロック信号入力端子１より入力されたク
ロック信号はクロックドライバ２を介してクロックライ
ン３に伝達され、そこから各クロック同期回路ブロック
５のクロック信号端子６に入力される。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来の集積回路のクロックラインが定位置に固定され
ていると、電子計算機によって自動的に配置の設計を行
った結果において、図６に示すように、ある領域にクロ
ック同期回路ブロックが集中してしまった場合、その領
域においてクロックラインとクロック同期回路ブロック
のクロック信号端子とを接続する配線が混雑し、スキュ
ーが大きくなるばかりでなく、他の一般配線の設計も困
難となり、未完結配線ができるという問題がある。本発
明の目的は、クロック同期回路ブロックが集中した場合
でもクロックラインの集中を解消してスキューの増加を
防ぐことができる集積回路の配線設計方法を提供するこ
とにある。

【０００８】

【課題を解決するための手段】本発明は、回路ブロック
間の端子における配線の引き回しを設計するに際し、あ
る一端から一定方向に向けて回路ブロックにおけるクロ
ック信号端子を計上して行き、その数に対して一定間隔
毎にクロックラインを布設する。

【０００９】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例における集積回路の配線
方法を説明するためのフローチャート、図２はその平面
構成図である。先ず、図１に示すように、ステップ１Ａ
で既に決定してあるクロックドライバの配置位置を含む
配置設計データを入力する。次に、ステップ１Ｂで各ク
ロック同期回路ブロックのクロック端子位置のＸ座標を
テーブルに格納し、ステップ１Ｃでそれらを昇順にソー
トし並べ換える。次に、ステップ１Ｄでそれらのデータ
を一定個数、例えば１０個ずつの間隔で抽出し、その座
標位置にクロックラインを縦方向に布設する。そして、
ステップ１Ｅでクロックラインの上下両端に横方向に配
線を２本布線して、全てのクロックラインの接続を行
う。次に、ステップ１Ｆでそれらのクロックラインとク
ロックドライバとを接続し、最後にステップ１Ｇでその
他の配線処理を実行する。

【００１０】この配線方法を適用した平面構成を図２に
示す。同図において、１はクロック信号用入力端子、２
はクロックドライバ、３はクロックライン、４は入出力
バッファ列、５はクロック同期回路ブロック、６はクロ
ック信号端子、７は回路ブロック列、８は配線、９は内
部領域である。これによれば、図１の自動的な配置処理
を行った結果、ある領域にクロック同期回路ブロック５
が集中して配置された場合においても、各クロック同期
回路ブロック５に対して、クロックライン３が均等に布
設されていくので、ある特定のクロックラインに対して
クロック同期回路ブロックが集中して配線されるという
ことがなくなり、したがってスキューの削減につながる
という効果がある。

【００１１】図３は本発明の第２実施例の集積回路の配
線設計方法を説明するためのフローチャートである。先
ず、図３のように、ステップ２Ａで配置設計データを入
力する。このデータは第１実施例と同様、クロックドラ
イバの配置位置を含んでいる。次に、ステップ２Ｂで各
クロック同期回路ブロックの端子位置をＸ座標，Ｙ座標
ともにテーブルに格納してステップ２Ｃでそれらをそれ
ぞれ昇順にソートして並べ換える。次に、ステップ２Ｄ
でＸ座標について一定個数、例えば１０個ずつの間隔で
抽出し、その座標位置にクロックラインを縦方向に布線
する。

【００１２】そして、ステップ２Ｅでクロックラインの
上下両端に横方向に配線を２本布線して、現在ある全て
のクロックラインを接続する。次に、ステップ２Ｆで、
今度はＹ座標データについて一定個数、Ｘ座標と同じく
１０個ずつの間隔で抽出し、その座標位置にクロックラ
インを横方向に布線していく。そして、ステップ２Ｇで
クロックラインの左右両側に縦方向に配線を２本布線し
て、今度は水平方向に布線した全てのクロックラインを
接続する。そして、ステップ２Ｈでそれらのクロックラ
インとクロックドライバとを接続して配線処理を実行す
る。

【００１３】図４は図３の配線方法を適用した平面構成
図である。図２と均等な部分には同一符号を付してあ
る。この方法では、ある領域にクロック同期回路ブロッ
クが集中して配置された場合においても、第１実施例に
比較してより一層の効果を得ることができる。

【００１４】

【発明の効果】以上説明したように本発明は、回路ブロ
ックにおけるクロック端子を一端から計上して行き、そ
の数に対して一定間隔毎にクロックラインを布設するの
で、ある領域にクロック同期回路ブロックが集中して配
置されている場合においても、各クロック同期回路ブロ
ックに対してクロックラインが均等に設置されるので、
ある特定のクロックラインに対してクロック同期回路ブ
ロックが集中して配線されることがなくなり、スキュー
が削減できる効果がある。

【図面の簡単な説明】

【図１】本発明の配線設計方法の第１実施例のフローチ
ャートである。

【図２】図１の設計方法で設計した集積回路の平面構成
図である。

【図３】本発明の配線設計方法の第２実施例のフローチ
ャートである。

【図４】図３の設計方法で設計した集積回路の平面構成
図である。

【図５】従来の配線設計方法の一例のフローチャートで
ある。

【図６】図５の設計方法で設計した集積回路の平面構成
図である。

【符号の説明】

１ クロック信号用入力端子 ２ 入力バッファ ３ クロック信号専用配線（クロックライン） ４ 入出力バッファ列 ５ クロック同期回路ブロック ６ クロック信号端子 ７ 回路ブロック列 ８ 配線 ９ 内部領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の回路ブロックの配置が電子計算機
   処理によって予め設計されている配置図に、前記回路ブ
   ロック間の端子における配線の引き回しを設計する集積
   回路の配線設計方法において、ある一端から一定方向に
   向けて回路ブロックにおけるクロック信号端子を計上し
   て行き、その数に対して一定間隔毎にクロック信号専用
   配線を布設することを特徴とする集積回路の配線設計方
   法。