JPH0645606A - 薄膜トランジスタ・マトリクスの製造方法 - Google Patents
薄膜トランジスタ・マトリクスの製造方法Info
- Publication number
- JPH0645606A JPH0645606A JP19504092A JP19504092A JPH0645606A JP H0645606 A JPH0645606 A JP H0645606A JP 19504092 A JP19504092 A JP 19504092A JP 19504092 A JP19504092 A JP 19504092A JP H0645606 A JPH0645606 A JP H0645606A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- bus line
- electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタ・マトリクスの製造方法に
関し、Ａｌからなるゲート電極或いはゲート・バス・ラ
インにＡｌ2 Ｏ3 のＡＬＤ膜からなるゲート絶縁膜を組
み合わせても、ゲート絶縁耐圧の低下がなく、良好なＴ
ＦＴ特性が得られるようにする。 【構成】 透明絶縁性基板１上に少なくとも表面がＡｌ
で構成されたゲート電極２及びゲート・バス・ラインを
形成し、酸化に依って絶縁体にすることができる厚さの
金属膜を形成し、金属膜を原子層デポジション成膜装置
内に於いて酸化したり、或いは、酸素プラズマ・アッシ
ング装置内に於いて酸化するなどして絶縁性金属酸化膜
に変換し、その上に原子層デポジション法でＡｌ2 Ｏ3
膜１１Ｂを積層してゲート絶縁膜１１を形成し、その
後、動作半導体層４、ソース電極７Ｓ及びドレイン電極
７Ｄ、ドレイン・バス・ライン８及び画素電極９を順に
形成する。
関し、Ａｌからなるゲート電極或いはゲート・バス・ラ
インにＡｌ2 Ｏ3 のＡＬＤ膜からなるゲート絶縁膜を組
み合わせても、ゲート絶縁耐圧の低下がなく、良好なＴ
ＦＴ特性が得られるようにする。 【構成】 透明絶縁性基板１上に少なくとも表面がＡｌ
で構成されたゲート電極２及びゲート・バス・ラインを
形成し、酸化に依って絶縁体にすることができる厚さの
金属膜を形成し、金属膜を原子層デポジション成膜装置
内に於いて酸化したり、或いは、酸素プラズマ・アッシ
ング装置内に於いて酸化するなどして絶縁性金属酸化膜
に変換し、その上に原子層デポジション法でＡｌ2 Ｏ3
膜１１Ｂを積層してゲート絶縁膜１１を形成し、その
後、動作半導体層４、ソース電極７Ｓ及びドレイン電極
７Ｄ、ドレイン・バス・ライン８及び画素電極９を順に
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブ・マトリク
ス駆動方式で駆動される液晶表示パネルなどに用いて好
適な薄膜トランジスタ・マトリクスの製造方法に関す
る。
ス駆動方式で駆動される液晶表示パネルなどに用いて好
適な薄膜トランジスタ・マトリクスの製造方法に関す
る。
【０００２】液晶表示パネルなどのアクティブ・マトリ
クス駆動に用いられる薄膜トランジスタ・マトリクスに
於いて、ゲート絶縁膜には、緻密性が高いこと、高絶縁
耐圧であること、高誘電率であること、低ストレスであ
ること、下地電極との密着性が良好であることなど要求
される。
クス駆動に用いられる薄膜トランジスタ・マトリクスに
於いて、ゲート絶縁膜には、緻密性が高いこと、高絶縁
耐圧であること、高誘電率であること、低ストレスであ
ること、下地電極との密着性が良好であることなど要求
される。
【０００３】そこで、原子層堆積（ａｔｏｍｉｃ ｌａ
ｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法を適用し、
Ａｌ2 Ｏ3 原子層の積層体からなるゲート絶縁膜を形成
することが行われているのであるが、このようなゲート
絶縁膜を用いるには、未だ多くの改良をしなければなら
ない。
ｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法を適用し、
Ａｌ2 Ｏ3 原子層の積層体からなるゲート絶縁膜を形成
することが行われているのであるが、このようなゲート
絶縁膜を用いるには、未だ多くの改良をしなければなら
ない。
【０００４】
【従来の技術】例えば、アクティブ・マトリクス駆動方
式で駆動される液晶表示パネルに於いては、ドット表示
を行う為の個々の画素に対してマトリクス状に薄膜トラ
ンジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏ
ｒ：ＴＦＴ）を配設し、各画素にメモリ機能をもたせ、
良好なコントラストで、且つ、多ラインの表示を可能に
している。
式で駆動される液晶表示パネルに於いては、ドット表示
を行う為の個々の画素に対してマトリクス状に薄膜トラ
ンジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏ
ｒ：ＴＦＴ）を配設し、各画素にメモリ機能をもたせ、
良好なコントラストで、且つ、多ラインの表示を可能に
している。
【０００５】このような液晶表示パネルは、ガラスなど
の透明絶縁性基板上に例えばＸ方向及びＹ方向に交差し
てマトリクス状に配設された多数のゲート・バス・ライ
ン及びドレイン・バス・ラインに選択的に駆動電圧を印
加することに依り、各ゲート・バス・ライン及び各ドレ
イン・バス・ラインの交差点に配設されたＴＦＴを選択
的に駆動し、その選択されたＴＦＴに対応する画素でド
ット表示をするように構成されている。
の透明絶縁性基板上に例えばＸ方向及びＹ方向に交差し
てマトリクス状に配設された多数のゲート・バス・ライ
ン及びドレイン・バス・ラインに選択的に駆動電圧を印
加することに依り、各ゲート・バス・ライン及び各ドレ
イン・バス・ラインの交差点に配設されたＴＦＴを選択
的に駆動し、その選択されたＴＦＴに対応する画素でド
ット表示をするように構成されている。
【０００６】図３は従来のＴＦＴマトリクスを解説する
為の要部切断側面図を表している。図に於いて、１は例
えばガラスからなる透明絶縁性基板、２はゲート電極、
２Ａはゲート電極を構成する例えばＴｉ膜、２Ｂはゲー
ト電極を構成する例えばＡｌ膜、３はゲート絶縁膜、３
Ａはゲート絶縁膜を構成するＳｉＯ2 膜、３Ｂはゲート
絶縁膜を構成するＳｉＮ膜、４はアモルファス・シリコ
ン（ａ−Ｓｉ）からなる動作半導体層、５はＳｉＮ膜か
らなるチャネル保護膜、６Ｓはｎ+ −ａ−Ｓｉからなる
ソース電極コンタクト層、６Ｄはｎ+ −ａ−Ｓｉからな
るドレイン電極コンタクト層、７ＳはＴｉからなるソー
ス電極、７ＤはＴｉからなるドレイン電極、８はドレイ
ン・バス・ライン、８Ａはドレイン・バス・ラインを構
成するＣｒ膜、８Ｂはドレイン・バス・ラインを構成す
るＡｌ膜、９はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉ
ｄｅ）からなる画素電極をそれぞれ示している。
為の要部切断側面図を表している。図に於いて、１は例
えばガラスからなる透明絶縁性基板、２はゲート電極、
２Ａはゲート電極を構成する例えばＴｉ膜、２Ｂはゲー
ト電極を構成する例えばＡｌ膜、３はゲート絶縁膜、３
Ａはゲート絶縁膜を構成するＳｉＯ2 膜、３Ｂはゲート
絶縁膜を構成するＳｉＮ膜、４はアモルファス・シリコ
ン（ａ−Ｓｉ）からなる動作半導体層、５はＳｉＮ膜か
らなるチャネル保護膜、６Ｓはｎ+ −ａ−Ｓｉからなる
ソース電極コンタクト層、６Ｄはｎ+ −ａ−Ｓｉからな
るドレイン電極コンタクト層、７ＳはＴｉからなるソー
ス電極、７ＤはＴｉからなるドレイン電極、８はドレイ
ン・バス・ライン、８Ａはドレイン・バス・ラインを構
成するＣｒ膜、８Ｂはドレイン・バス・ラインを構成す
るＡｌ膜、９はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉ
ｄｅ）からなる画素電極をそれぞれ示している。
【０００７】図から明らかなように、このＴＦＴマトリ
クスに於いては、透明絶縁性基板１上に多数のゲート電
極２を結ぶゲート・バス・ラインと多数のドレイン電極
７Ｄを結ぶドレイン・バス・ライン８とがゲート絶縁膜
３などを介してＸ方向及びＹ方向に交差した状態に形成
され、その多数の交差点にＴＦＴがマトリクス状に配設
されている。尚、ゲート・バス・ラインは多数のゲート
電極２を結んで図の横方向、即ちＸ方向に延在している
のであるが切断面の関係で図示できない。
クスに於いては、透明絶縁性基板１上に多数のゲート電
極２を結ぶゲート・バス・ラインと多数のドレイン電極
７Ｄを結ぶドレイン・バス・ライン８とがゲート絶縁膜
３などを介してＸ方向及びＹ方向に交差した状態に形成
され、その多数の交差点にＴＦＴがマトリクス状に配設
されている。尚、ゲート・バス・ラインは多数のゲート
電極２を結んで図の横方向、即ちＸ方向に延在している
のであるが切断面の関係で図示できない。
【０００８】ＴＦＴを介してドレイン・バス・ライン８
と反対側にはソース電極７Ｓにコンタクトする画素電極
９が形成されている。動作半導体層４として、プラズマ
化学気相堆積（ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａ
ｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ：Ｐ−ＣＶＤ）法を適
用して形成したａ−Ｓｉを用いる場合、ゲート絶縁膜３
としては、同じくＰ−ＣＶＤ法を適用して形成した窒化
シリコン膜やオキシナイトライド膜などが用いられてい
る。
と反対側にはソース電極７Ｓにコンタクトする画素電極
９が形成されている。動作半導体層４として、プラズマ
化学気相堆積（ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａ
ｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ：Ｐ−ＣＶＤ）法を適
用して形成したａ−Ｓｉを用いる場合、ゲート絶縁膜３
としては、同じくＰ−ＣＶＤ法を適用して形成した窒化
シリコン膜やオキシナイトライド膜などが用いられてい
る。
【０００９】Ｐ−ＣＶＤ法を適用すると、ゲート絶縁膜
３も動作半導体層４も同一の成長室内で連続して成膜す
ることができるので、製造工程は簡単であるが、ゲート
電極２の存在など、下地段差のステップ・カバレイジが
十分でないなどの理由からクラックを生じ易く、十分な
絶縁耐圧、或いは、絶縁抵抗が得られない旨の問題があ
る。
３も動作半導体層４も同一の成長室内で連続して成膜す
ることができるので、製造工程は簡単であるが、ゲート
電極２の存在など、下地段差のステップ・カバレイジが
十分でないなどの理由からクラックを生じ易く、十分な
絶縁耐圧、或いは、絶縁抵抗が得られない旨の問題があ
る。
【００１０】そこで、ゲート絶縁膜３としてＡＬＤ膜を
用いる技術が開発された。ＡＬＤ膜は、絶縁耐圧が窒化
シリコン膜に比較して高く、高電圧印加時に於いても、
絶縁破壊を起こし難い旨の利点があり、また、誘電率が
窒化シリコン膜に比較して高く、従って、更に厚く形成
することが可能であるから、絶縁耐圧を高めることがで
きる。
用いる技術が開発された。ＡＬＤ膜は、絶縁耐圧が窒化
シリコン膜に比較して高く、高電圧印加時に於いても、
絶縁破壊を起こし難い旨の利点があり、また、誘電率が
窒化シリコン膜に比較して高く、従って、更に厚く形成
することが可能であるから、絶縁耐圧を高めることがで
きる。
【００１１】
【発明が解決しようとする課題】通常、ゲート電極やゲ
ート・バス・ラインはＡｌを用いて構成され、また、ゲ
ート絶縁膜を構成するＡＬＤ膜はＡｌ2 Ｏ3 を用いて構
成されることが多い。これはＡｌとＡｌ2 Ｏ3 との馴染
みが良いことに起因し、このようにすると、Ａｌ2 Ｏ3
のＡＬＤ膜からなるゲート絶縁膜と他の金属からなるゲ
ート電極とを組み合わせた場合に比較して絶縁耐圧の面
からは優れている。
ート・バス・ラインはＡｌを用いて構成され、また、ゲ
ート絶縁膜を構成するＡＬＤ膜はＡｌ2 Ｏ3 を用いて構
成されることが多い。これはＡｌとＡｌ2 Ｏ3 との馴染
みが良いことに起因し、このようにすると、Ａｌ2 Ｏ3
のＡＬＤ膜からなるゲート絶縁膜と他の金属からなるゲ
ート電極とを組み合わせた場合に比較して絶縁耐圧の面
からは優れている。
【００１２】然しながら、ＡｌとＡｌ2 Ｏ3 とを用いた
場合、ゲート電極或いはゲート・バス・ラインのエッジ
でＡｌが突起状に異常成長し、その部分ではゲート絶縁
膜が実質的に薄くなった状態となるので絶縁耐圧は低下
してしまう。従って、無欠陥のＴＦＴマトリクス、延い
ては無欠陥の液晶表示パネルなどを再現性よく実現する
ことは甚だ困難である。
場合、ゲート電極或いはゲート・バス・ラインのエッジ
でＡｌが突起状に異常成長し、その部分ではゲート絶縁
膜が実質的に薄くなった状態となるので絶縁耐圧は低下
してしまう。従って、無欠陥のＴＦＴマトリクス、延い
ては無欠陥の液晶表示パネルなどを再現性よく実現する
ことは甚だ困難である。
【００１３】本発明は、Ａｌからなるゲート電極或いは
ゲート・バス・ラインとＡｌ2 Ｏ3のＡＬＤ膜からなる
ゲート絶縁膜とを組み合わせても、ゲート絶縁耐圧の低
下がなく、良好なＴＦＴ特性が得られるようにする。
ゲート・バス・ラインとＡｌ2 Ｏ3のＡＬＤ膜からなる
ゲート絶縁膜とを組み合わせても、ゲート絶縁耐圧の低
下がなく、良好なＴＦＴ特性が得られるようにする。
【００１４】
【課題を解決するための手段】本発明者らが行った数多
くの実験に依ると、ゲート電極並びにゲート・バス・ラ
インを形成した後、ＡＬＤ膜を形成する前に予め薄い絶
縁性金属酸化膜を形成しておくことで、ＡＬＤ膜の成膜
時にＡｌの突起状異常成長を抑制できることが確認され
た。
くの実験に依ると、ゲート電極並びにゲート・バス・ラ
インを形成した後、ＡＬＤ膜を形成する前に予め薄い絶
縁性金属酸化膜を形成しておくことで、ＡＬＤ膜の成膜
時にＡｌの突起状異常成長を抑制できることが確認され
た。
【００１５】前記絶縁性金属酸化膜としては、Ａｌ，Ｔ
ｉ，Ｎｉ，Ｃｒ，Ａｌを含むＴｉ、Ａｌを含むＮｉ、Ａ
ｌを含むＣｒなどの酸化物を用いることができる。例え
ば、Ａｌを含むＴｉ、或いはＡｌを含むＮｉなどを用い
る場合は、それ等の材料膜をＡＬＤ法で形成する際、基
板を加熱してＨ2 Ｏを供給しつつ成膜することで、それ
等の金属酸化膜を得ることができ、また、Ａｌを含まな
い金属の場合は、酸素プラズマ・アッシング装置を利用
し、酸化処理することに依って得られる。尚、本発明者
らの実験に依れば、Ａｌを酸素プラズマ・アッシング処
理すると、Ａｌの異常成長は促進されることが判ってい
る。
ｉ，Ｎｉ，Ｃｒ，Ａｌを含むＴｉ、Ａｌを含むＮｉ、Ａ
ｌを含むＣｒなどの酸化物を用いることができる。例え
ば、Ａｌを含むＴｉ、或いはＡｌを含むＮｉなどを用い
る場合は、それ等の材料膜をＡＬＤ法で形成する際、基
板を加熱してＨ2 Ｏを供給しつつ成膜することで、それ
等の金属酸化膜を得ることができ、また、Ａｌを含まな
い金属の場合は、酸素プラズマ・アッシング装置を利用
し、酸化処理することに依って得られる。尚、本発明者
らの実験に依れば、Ａｌを酸素プラズマ・アッシング処
理すると、Ａｌの異常成長は促進されることが判ってい
る。
【００１６】このようなことから、本発明に依る薄膜ト
ランジスタ・マトリクス及びその製造方法に於いては、 （１）透明絶縁性基板（例えばガラスからなる透明絶縁
性基板１）上に少なくとも表面がＡｌで構成されたゲー
ト電極（例えばゲート電極２）及びゲート・バス・ライ
ンを形成する工程と、次いで、酸化に依って絶縁体にす
ることができる厚さの金属膜を形成する工程と、次い
で、前記金属膜を原子層デポジション成膜装置内に於い
て酸化させ絶縁性金属酸化膜（例えばＡｌ2 Ｏ3 膜１１
Ａ）に変換する工程と、次いで、引き続き原子層デポジ
ション成膜装置内に於いて原子層デポジション法に依っ
てＡｌ2 Ｏ3 薄膜を積層（例えばＡｌ2 Ｏ3 膜１１Ｂ）
してゲート絶縁膜（例えばゲート絶縁膜１１）を形成す
る工程と、次いで、動作半導体層（例えば動作半導体層
４）、ソース電極（例えばソース電極７Ｓ）及びドレイ
ン電極（例えばドレイン電極７Ｄ）、ドレイン・バス・
ライン（例えばドレイン・バス・ライン８）及び画素電
極（例えば画素電極９）をそれぞれ順に形成して完成さ
せる工程とが含まれてなることを特徴とするか、或い
は、
ランジスタ・マトリクス及びその製造方法に於いては、 （１）透明絶縁性基板（例えばガラスからなる透明絶縁
性基板１）上に少なくとも表面がＡｌで構成されたゲー
ト電極（例えばゲート電極２）及びゲート・バス・ライ
ンを形成する工程と、次いで、酸化に依って絶縁体にす
ることができる厚さの金属膜を形成する工程と、次い
で、前記金属膜を原子層デポジション成膜装置内に於い
て酸化させ絶縁性金属酸化膜（例えばＡｌ2 Ｏ3 膜１１
Ａ）に変換する工程と、次いで、引き続き原子層デポジ
ション成膜装置内に於いて原子層デポジション法に依っ
てＡｌ2 Ｏ3 薄膜を積層（例えばＡｌ2 Ｏ3 膜１１Ｂ）
してゲート絶縁膜（例えばゲート絶縁膜１１）を形成す
る工程と、次いで、動作半導体層（例えば動作半導体層
４）、ソース電極（例えばソース電極７Ｓ）及びドレイ
ン電極（例えばドレイン電極７Ｄ）、ドレイン・バス・
ライン（例えばドレイン・バス・ライン８）及び画素電
極（例えば画素電極９）をそれぞれ順に形成して完成さ
せる工程とが含まれてなることを特徴とするか、或い
は、
【００１７】（２）前記（１）に於いて、酸化によって
絶縁体にすることができる厚さの金属膜がＡｌを含み且
つ熱酸化で絶縁性金属酸化膜に変換されることを特徴と
するか、或いは、
絶縁体にすることができる厚さの金属膜がＡｌを含み且
つ熱酸化で絶縁性金属酸化膜に変換されることを特徴と
するか、或いは、
【００１８】（３）前記（１）に於いて、酸化によって
絶縁体にすることができる厚さの金属膜がＡｌを含まず
且つ酸素プラズマ・アッシング法に依る酸化で絶縁性金
属酸化膜に変換されることを特徴とするか、或いは、
絶縁体にすることができる厚さの金属膜がＡｌを含まず
且つ酸素プラズマ・アッシング法に依る酸化で絶縁性金
属酸化膜に変換されることを特徴とするか、或いは、
【００１９】（４）前記（２）に於いて、Ａｌを含む金
属膜の厚さが５０〔Å〕以下であることを特徴とする
か、或いは、
属膜の厚さが５０〔Å〕以下であることを特徴とする
か、或いは、
【００２０】（５）前記（３）に於いて、Ａｌを含まな
い金属膜の厚さが３００〔Å〕以下であることを特徴と
する。
い金属膜の厚さが３００〔Å〕以下であることを特徴と
する。
【００２１】
【作用】前記手段を採ることに依り、透明絶縁性基板上
にＡｌからなるゲート電極及びゲート・バス・ラインを
形成し、それを覆うＡｌ2 Ｏ3 からなるゲート絶縁膜を
ＡＬＤ法にて成膜しても、前記ゲート電極やゲート・バ
ス・ラインのエッジにはＡｌの突起状異常成長は現れな
い。従って、ゲート電極やゲート・バス・ライン上のゲ
ート絶縁膜は所定の厚さを維持すること、即ち、必要と
される絶縁耐圧を維持することができ、局所的に絶縁耐
圧が低下してＴＦＴが正常な動作をしないなどの虞はな
くなる。その結果、無欠陥のＴＦＴマトリクス、延いて
は無欠陥の液晶表示パネルなどが高い歩留りで得られる
ようになる。
にＡｌからなるゲート電極及びゲート・バス・ラインを
形成し、それを覆うＡｌ2 Ｏ3 からなるゲート絶縁膜を
ＡＬＤ法にて成膜しても、前記ゲート電極やゲート・バ
ス・ラインのエッジにはＡｌの突起状異常成長は現れな
い。従って、ゲート電極やゲート・バス・ライン上のゲ
ート絶縁膜は所定の厚さを維持すること、即ち、必要と
される絶縁耐圧を維持することができ、局所的に絶縁耐
圧が低下してＴＦＴが正常な動作をしないなどの虞はな
くなる。その結果、無欠陥のＴＦＴマトリクス、延いて
は無欠陥の液晶表示パネルなどが高い歩留りで得られる
ようになる。
【００２２】
【実施例】図１は本発明一実施例に依って作成されたＴ
ＦＴマトリクスを解説する為の要部切断側面図であり、
図３に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。
ＦＴマトリクスを解説する為の要部切断側面図であり、
図３に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。
【００２３】図示のＴＦＴマトリクスが図３について説
明した従来例と相違する点は、図３に見られる従来例の
ゲート絶縁膜３がゲート絶縁膜１１に代替されているこ
とであり、そのゲート絶縁膜１１は、スパッタリング法
で形成したＡｌ膜を酸化することで得られたＡｌ2 Ｏ3
膜１１ＡとＡＬＤ法で直接形成したＡｌ2 Ｏ3 膜１１Ｂ
とからなっている。
明した従来例と相違する点は、図３に見られる従来例の
ゲート絶縁膜３がゲート絶縁膜１１に代替されているこ
とであり、そのゲート絶縁膜１１は、スパッタリング法
で形成したＡｌ膜を酸化することで得られたＡｌ2 Ｏ3
膜１１ＡとＡＬＤ法で直接形成したＡｌ2 Ｏ3 膜１１Ｂ
とからなっている。
【００２４】図１に見られるＴＦＴマトリクスを製造す
るには、例えば次のような工程を採ることができる。 （１） スパッタリング法を適用することに依り、ガラ
スからなる透明絶縁性基板１上に厚さ５０〔ｎｍ〕のＴ
ｉ膜２Ａ及び厚さ５０〔ｎｍ〕のＡｌ膜２Ｂを順に形成
する。 （２） リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチャントをリン酸、硝酸、酢酸系溶液と
するウエット・エッチング法を適用することに依り、工
程（１）で形成したＡｌ膜２Ｂのパターニングを行う。
るには、例えば次のような工程を採ることができる。 （１） スパッタリング法を適用することに依り、ガラ
スからなる透明絶縁性基板１上に厚さ５０〔ｎｍ〕のＴ
ｉ膜２Ａ及び厚さ５０〔ｎｍ〕のＡｌ膜２Ｂを順に形成
する。 （２） リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチャントをリン酸、硝酸、酢酸系溶液と
するウエット・エッチング法を適用することに依り、工
程（１）で形成したＡｌ膜２Ｂのパターニングを行う。
【００２５】（３） 工程（３）で用いたマスクを残し
たまま、エッチング・ガスをＣＣｌ4系ガスとする反応
性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅ
ｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、工程
（１）で形成したＴｉ膜２Ａのパターニングを行う。 工程（２）及び（３）を経ることに依り、ゲート電極２
及びゲート・バス・ライン（図示せず）が形成される。
尚、ゲート・バス・ラインは切断面の関係で図示できな
いが、図の横方向、即ちＸ方向に延在するものである。
たまま、エッチング・ガスをＣＣｌ4系ガスとする反応
性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅ
ｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、工程
（１）で形成したＴｉ膜２Ａのパターニングを行う。 工程（２）及び（３）を経ることに依り、ゲート電極２
及びゲート・バス・ライン（図示せず）が形成される。
尚、ゲート・バス・ラインは切断面の関係で図示できな
いが、図の横方向、即ちＸ方向に延在するものである。
【００２６】（４） スパッタリング法を適用すること
に依り、全面に厚さ４〔ｎｍ〕のＡｌ膜を形成する。 （５） ＡＬＤ成膜装置内に於いて、Ｈ2 Ｏを供給しつ
つ、透明絶縁性基板１を時間約２０〔分〕で温度５００
〔℃〕に加熱する。尚、ＡＬＤ成膜装置については、特
開平３−２３４０２５号公報に開示されたものを用いる
と良い。 この処理に依って、工程（４）で形成したＡｌ膜は絶縁
性金属酸化膜であるＡｌ2 Ｏ3 膜１１Ａに変換される。
に依り、全面に厚さ４〔ｎｍ〕のＡｌ膜を形成する。 （５） ＡＬＤ成膜装置内に於いて、Ｈ2 Ｏを供給しつ
つ、透明絶縁性基板１を時間約２０〔分〕で温度５００
〔℃〕に加熱する。尚、ＡＬＤ成膜装置については、特
開平３−２３４０２５号公報に開示されたものを用いる
と良い。 この処理に依って、工程（４）で形成したＡｌ膜は絶縁
性金属酸化膜であるＡｌ2 Ｏ3 膜１１Ａに変換される。
【００２７】（６） 同じくＡＬＤ成膜装置内に於い
て、ＡＬＤ法を適用することに依り、厚さ例えば４００
〔ｎｍ〕のＡｌ2 Ｏ3 膜１１Ｂを形成する。尚、ＡＬＤ
法に依る成膜については、後に詳記する。 前記工程（５）及び（６）で形成したＡｌ2 Ｏ3 膜１１
Ｂ及び１１Ａがゲート絶縁膜１１になることは云うまで
もない。
て、ＡＬＤ法を適用することに依り、厚さ例えば４００
〔ｎｍ〕のＡｌ2 Ｏ3 膜１１Ｂを形成する。尚、ＡＬＤ
法に依る成膜については、後に詳記する。 前記工程（５）及び（６）で形成したＡｌ2 Ｏ3 膜１１
Ｂ及び１１Ａがゲート絶縁膜１１になることは云うまで
もない。
【００２８】（７） Ｐ−ＣＶＤ成膜装置内に於いて、
厚さ例えば１０〔ｎｍ〕のａ−Ｓｉからなる動作層４、
厚さ例えば１００〔ｎｍ〕のＳｉＮからなるチャネル保
護膜５を順に形成する。 （８） リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチャントを緩衝フッ化水素酸とするウエ
ット・エッチング法を適用することに依り、前記工程
（７）で形成したチャネル保護膜５のパターニングを行
ってゲート電極２に対向する部分のみを残す。
厚さ例えば１０〔ｎｍ〕のａ−Ｓｉからなる動作層４、
厚さ例えば１００〔ｎｍ〕のＳｉＮからなるチャネル保
護膜５を順に形成する。 （８） リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチャントを緩衝フッ化水素酸とするウエ
ット・エッチング法を適用することに依り、前記工程
（７）で形成したチャネル保護膜５のパターニングを行
ってゲート電極２に対向する部分のみを残す。
【００２９】（９） Ｐ−ＣＶＤ成膜装置内に於いて、
厚さ例えば５０〔ｎｍ〕のｎ+ −ａ−Ｓｉ膜を成長させ
る。 （１０） スパッタリング法を適用することに依り、厚
さ例えば１００〔ｎｍ〕のＴｉ膜を形成する。
厚さ例えば５０〔ｎｍ〕のｎ+ −ａ−Ｓｉ膜を成長させ
る。 （１０） スパッタリング法を適用することに依り、厚
さ例えば１００〔ｎｍ〕のＴｉ膜を形成する。
【００３０】（１１） リソグラフィ技術に於けるレジ
スト・プロセス、及び、エッチング・ガスをＣＣｌ4 系
ガスとするＲＩＥ法を適用することに依って、前記工程
（１０）で形成したＴｉ膜のパターニングを行い、ソー
ス電極７Ｓ及びドレイン電極７Ｄを形成する。
スト・プロセス、及び、エッチング・ガスをＣＣｌ4 系
ガスとするＲＩＥ法を適用することに依って、前記工程
（１０）で形成したＴｉ膜のパターニングを行い、ソー
ス電極７Ｓ及びドレイン電極７Ｄを形成する。
【００３１】（１２） 前記工程（１１）で用いたマス
クをそのままとし、エッチング・ガスＣＦ4 系ガスとす
るＲＩＥ法を適用することに依り、前記工程（９）で形
成したｎ+ −ａ−Ｓｉ膜及びａ−Ｓｉからなる動作層４
のパターニングを行う。 この工程を経ることで、ｎ+ −ａ−Ｓｉからなるソース
電極コンタクト層６Ｓ及びドレイン電極コンタクト層６
Ｄが形成され、また、ａ−Ｓｉからなる動作層４はＴＦ
Ｔ毎に分離独立したものとなる。
クをそのままとし、エッチング・ガスＣＦ4 系ガスとす
るＲＩＥ法を適用することに依り、前記工程（９）で形
成したｎ+ −ａ−Ｓｉ膜及びａ−Ｓｉからなる動作層４
のパターニングを行う。 この工程を経ることで、ｎ+ −ａ−Ｓｉからなるソース
電極コンタクト層６Ｓ及びドレイン電極コンタクト層６
Ｄが形成され、また、ａ−Ｓｉからなる動作層４はＴＦ
Ｔ毎に分離独立したものとなる。
【００３２】（１３） スパッタリング法を適用するこ
とに依り、厚さ例えば１００〔ｎｍ〕のＣｒ膜８Ａ及び
厚さ例えば２００〔ｎｍ〕のＡｌ膜８Ｂを形成する。 （１４） リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチャントをリン酸、硝酸、酢酸系溶液（Ａｌ
用）並びに（硝酸アンモニウム＋過塩素酸）系溶液（Ｃ
ｒ用）とするウエット・エッチング法を適用することに
依り、Ａｌ膜８Ｂ及びＣｒ膜８Ａのパターニングを行っ
てドレイン・バス・ライン８を形成する。
とに依り、厚さ例えば１００〔ｎｍ〕のＣｒ膜８Ａ及び
厚さ例えば２００〔ｎｍ〕のＡｌ膜８Ｂを形成する。 （１４） リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチャントをリン酸、硝酸、酢酸系溶液（Ａｌ
用）並びに（硝酸アンモニウム＋過塩素酸）系溶液（Ｃ
ｒ用）とするウエット・エッチング法を適用することに
依り、Ａｌ膜８Ｂ及びＣｒ膜８Ａのパターニングを行っ
てドレイン・バス・ライン８を形成する。
【００３３】（１５） スパッタリング法を適用するこ
とに依り、厚さ例えば２００〔ｎｍ〕のＩＴＯ膜を形成
する。 （１６） リソグラフィ技術に於けるレジスト・プロセ
ス並びにエッチャントを（ＨＣｌ＋ＨＮＯ3 ）混合液と
するウエット・エッチング法を適用することに依り、前
記工程（１５）で形成したＩＴＯ膜のパターニングを行
って画素電極９を形成する。
とに依り、厚さ例えば２００〔ｎｍ〕のＩＴＯ膜を形成
する。 （１６） リソグラフィ技術に於けるレジスト・プロセ
ス並びにエッチャントを（ＨＣｌ＋ＨＮＯ3 ）混合液と
するウエット・エッチング法を適用することに依り、前
記工程（１５）で形成したＩＴＯ膜のパターニングを行
って画素電極９を形成する。
【００３４】このようにして作成されたＴＦＴマトリク
スに於けるゲート電極２やゲート・バス・ラインのエッ
ジにはＡｌの突起状異常成長は発生せず、従って、ゲー
ト絶縁耐圧が実用上十分な程度に高いことは云うまでも
ない。
スに於けるゲート電極２やゲート・バス・ラインのエッ
ジにはＡｌの突起状異常成長は発生せず、従って、ゲー
ト絶縁耐圧が実用上十分な程度に高いことは云うまでも
ない。
【００３５】さて、ここでＡＬＤ法を適用してＡｌ2 Ｏ
3 膜１１Ｂを形成する工程を詳細に説明しよう。図２は
特開平３−２３４０２５号公報に開示されたＡＬＤ成膜
装置を表す要部斜面説明図である。
3 膜１１Ｂを形成する工程を詳細に説明しよう。図２は
特開平３−２３４０２５号公報に開示されたＡＬＤ成膜
装置を表す要部斜面説明図である。
【００３６】図に於いて、２１は扇型をなす反応室、２
２はバリヤ・ガス送入管、２３はトリメチルアルミニウ
ム（ＴＭＡ：Ａｌ（ＣＨ3 ）3 ）蒸気送入管、２４は水
蒸気（Ｈ2 Ｏ）＋Ａｒガス送入管、２５〜２７はバル
ブ、２８はＴＭＡ容器、２９はヒータ、３０はオリフィ
ス弁、３１はターボ分子ポンプ、３２はバリヤ・ガスの
流れ、３３はＴＭＡ蒸気の流れ、３４は水蒸気＋Ａｒガ
スの流れ、３５は基板、３６は薄膜形成領域をそれぞれ
示している。
２はバリヤ・ガス送入管、２３はトリメチルアルミニウ
ム（ＴＭＡ：Ａｌ（ＣＨ3 ）3 ）蒸気送入管、２４は水
蒸気（Ｈ2 Ｏ）＋Ａｒガス送入管、２５〜２７はバル
ブ、２８はＴＭＡ容器、２９はヒータ、３０はオリフィ
ス弁、３１はターボ分子ポンプ、３２はバリヤ・ガスの
流れ、３３はＴＭＡ蒸気の流れ、３４は水蒸気＋Ａｒガ
スの流れ、３５は基板、３６は薄膜形成領域をそれぞれ
示している。
【００３７】図から明らかなように、このＡＬＤ成膜装
置に於いては、反応室２１の扇型曲面の略中央にバリヤ
・ガス送入管２２の送気口が設けられ、それに対向する
反対側に排気用のターボ分子ポンプ３１の吸気口が設け
られていて、基板３５は例えばＡｒガスであるバリヤ・
ガスの流れ３２を越えて左右に移動できるようになって
いる。従って、基板３５は、その表面を送入管２３から
供給されるＴＭＡ蒸気或いは送入管２４から供給される
水蒸気＋Ａｒガスの何れかに選択的に曝すことができる
ようになっている。
置に於いては、反応室２１の扇型曲面の略中央にバリヤ
・ガス送入管２２の送気口が設けられ、それに対向する
反対側に排気用のターボ分子ポンプ３１の吸気口が設け
られていて、基板３５は例えばＡｒガスであるバリヤ・
ガスの流れ３２を越えて左右に移動できるようになって
いる。従って、基板３５は、その表面を送入管２３から
供給されるＴＭＡ蒸気或いは送入管２４から供給される
水蒸気＋Ａｒガスの何れかに選択的に曝すことができる
ようになっている。
【００３８】さて、成膜を行うに際しては、まず、ター
ボ分子ポンプ３１で雰囲気を例えば５×１０-7〔Ｔｏｒ
ｒ〕程度まで排気してから、薄膜形成領域３６に配置さ
れた基板３５を温度５００〔℃〕に加熱する間にバルブ
２７を開き、送入管２４から水蒸気を流し、予め形成し
てあった金属薄膜、例えばＡｌ膜の酸化を行う。尚、こ
の際、オリフィス弁３０に依って圧力を約１〔Ｔｏｒ
ｒ〕に調整する。次に、バルブ２７を閉じてから、バル
ブ２５を開いてＡｒからなるバリヤ・ガスの定常流を流
すと共にオリフィス弁３０を調節して反応室２１内の圧
力が０．０１〔Ｔｏｒｒ〕となるようにする。
ボ分子ポンプ３１で雰囲気を例えば５×１０-7〔Ｔｏｒ
ｒ〕程度まで排気してから、薄膜形成領域３６に配置さ
れた基板３５を温度５００〔℃〕に加熱する間にバルブ
２７を開き、送入管２４から水蒸気を流し、予め形成し
てあった金属薄膜、例えばＡｌ膜の酸化を行う。尚、こ
の際、オリフィス弁３０に依って圧力を約１〔Ｔｏｒ
ｒ〕に調整する。次に、バルブ２７を閉じてから、バル
ブ２５を開いてＡｒからなるバリヤ・ガスの定常流を流
すと共にオリフィス弁３０を調節して反応室２１内の圧
力が０．０１〔Ｔｏｒｒ〕となるようにする。
【００３９】次に、ＴＭＡ容器２８をヒータ２９で加熱
し、ＴＭＡ蒸気を発生させ、バルブ２６を開いてＴＭＡ
蒸気送入管２３を介しＴＭＡ蒸気を反応室２１に送入す
る。次に、水容器（図示せず）を２０〔℃〕に保温した
状態でバルブ２７を開いて水蒸気＋Ａｒガス送入管２４
を介し水蒸気を反応室２１に送入する。尚、ＴＭＡ蒸気
と水蒸気とはバリヤ・ガスの定常流で分離されるので両
者が混合されることはない。また、この時の反応室２１
内の真空度は０．０１〔Ｔｏｒｒ〕に維持されている。
し、ＴＭＡ蒸気を発生させ、バルブ２６を開いてＴＭＡ
蒸気送入管２３を介しＴＭＡ蒸気を反応室２１に送入す
る。次に、水容器（図示せず）を２０〔℃〕に保温した
状態でバルブ２７を開いて水蒸気＋Ａｒガス送入管２４
を介し水蒸気を反応室２１に送入する。尚、ＴＭＡ蒸気
と水蒸気とはバリヤ・ガスの定常流で分離されるので両
者が混合されることはない。また、この時の反応室２１
内の真空度は０．０１〔Ｔｏｒｒ〕に維持されている。
【００４０】次に、バリヤ・ガスの定常流を乱さない程
度の速度、例えば往復１〔秒〕の周期で基板３５を左右
に揺動させ、ＴＭＡ蒸気雰囲気と水蒸気雰囲気とに交互
に曝す。この往復を５４００回繰り返し、そして、成膜
温度５００〔℃〕、成膜レート約４５〔Å〕の条件で厚
さ４００〔ｎｍ〕のＡＬＤ法に依るＡｌ2 Ｏ3 膜を得
る。この場合、両蒸気の流量比は、 ＴＭＡ蒸気流量：水蒸気流量＝２：５ の割合とした。
度の速度、例えば往復１〔秒〕の周期で基板３５を左右
に揺動させ、ＴＭＡ蒸気雰囲気と水蒸気雰囲気とに交互
に曝す。この往復を５４００回繰り返し、そして、成膜
温度５００〔℃〕、成膜レート約４５〔Å〕の条件で厚
さ４００〔ｎｍ〕のＡＬＤ法に依るＡｌ2 Ｏ3 膜を得
る。この場合、両蒸気の流量比は、 ＴＭＡ蒸気流量：水蒸気流量＝２：５ の割合とした。
【００４１】本実施例で、一回で成長させるＡｌ膜の膜
厚を４５〔Å〕とした理由は、前記ＡＬＤ成膜装置に於
ける酸化でＡｌ膜をＡｌ2 Ｏ3 膜に変換し、シート抵抗
を無限大にすることができるＡｌ膜の膜厚は約５０
〔Å〕以下であることに依る。また、Ｎｉを絶縁性金属
酸化膜にする為、酸素プラズマ・アッシングを行ったと
ころ、シート抵抗が無限大になる膜厚は約３００〔Å〕
以下であった。
厚を４５〔Å〕とした理由は、前記ＡＬＤ成膜装置に於
ける酸化でＡｌ膜をＡｌ2 Ｏ3 膜に変換し、シート抵抗
を無限大にすることができるＡｌ膜の膜厚は約５０
〔Å〕以下であることに依る。また、Ｎｉを絶縁性金属
酸化膜にする為、酸素プラズマ・アッシングを行ったと
ころ、シート抵抗が無限大になる膜厚は約３００〔Å〕
以下であった。
【００４２】
【発明の効果】本発明に依る薄膜トランジスタ・マトリ
クスの製造方法に於いては、透明絶縁性基板上に少なく
とも表面がＡｌで構成されたゲート電極及びゲート・バ
ス・ラインを形成し、酸化に依って絶縁体にすることが
できる厚さの金属膜を形成し、金属膜を原子層デポジシ
ョン成膜装置内に於いて酸化させるか、或いは、酸素プ
ラズマ・アッシング処理で酸化させて絶縁性金属酸化膜
に変換し、引き続き原子層デポジション成膜装置内に於
いて原子層デポジション法に依ってＡｌ2 Ｏ3 薄膜を積
層してゲート絶縁膜を形成し、動作半導体層、ソース電
極及びドレイン電極、ドレイン・バス・ライン及び画素
電極をそれぞれ順に形成して完成させる。
クスの製造方法に於いては、透明絶縁性基板上に少なく
とも表面がＡｌで構成されたゲート電極及びゲート・バ
ス・ラインを形成し、酸化に依って絶縁体にすることが
できる厚さの金属膜を形成し、金属膜を原子層デポジシ
ョン成膜装置内に於いて酸化させるか、或いは、酸素プ
ラズマ・アッシング処理で酸化させて絶縁性金属酸化膜
に変換し、引き続き原子層デポジション成膜装置内に於
いて原子層デポジション法に依ってＡｌ2 Ｏ3 薄膜を積
層してゲート絶縁膜を形成し、動作半導体層、ソース電
極及びドレイン電極、ドレイン・バス・ライン及び画素
電極をそれぞれ順に形成して完成させる。
【００４３】前記構成を採ることに依り、透明絶縁性基
板上にＡｌからなるゲート電極及びゲート・バス・ライ
ンを形成し、それを覆うＡｌ2 Ｏ3 からなるゲート絶縁
膜をＡＬＤ法にて成膜しても、前記ゲート電極やゲート
・バス・ラインのエッジにはＡｌの突起状異常成長は現
れない。従って、ゲート電極やゲート・バス・ライン上
のゲート絶縁膜は所定の厚さを維持すること、即ち、必
要とされる絶縁耐圧を維持することができ、局所的に絶
縁耐圧が低下してＴＦＴが正常な動作をしないなどの虞
はなくなる。その結果、無欠陥のＴＦＴマトリクス、延
いては無欠陥の液晶表示パネルなどが高い歩留りで得ら
れるようになる。
板上にＡｌからなるゲート電極及びゲート・バス・ライ
ンを形成し、それを覆うＡｌ2 Ｏ3 からなるゲート絶縁
膜をＡＬＤ法にて成膜しても、前記ゲート電極やゲート
・バス・ラインのエッジにはＡｌの突起状異常成長は現
れない。従って、ゲート電極やゲート・バス・ライン上
のゲート絶縁膜は所定の厚さを維持すること、即ち、必
要とされる絶縁耐圧を維持することができ、局所的に絶
縁耐圧が低下してＴＦＴが正常な動作をしないなどの虞
はなくなる。その結果、無欠陥のＴＦＴマトリクス、延
いては無欠陥の液晶表示パネルなどが高い歩留りで得ら
れるようになる。
【図１】本発明一実施例に依って作成されたＴＦＴマト
リクスを解説する為の要部切断側面図である。
リクスを解説する為の要部切断側面図である。
【図２】特開平３−２３４０２５号公報に開示されたＡ
ＬＤ成膜装置を表す要部斜面説明図である。
ＬＤ成膜装置を表す要部斜面説明図である。
【図３】従来のＴＦＴマトリクスを解説する為の要部切
断側面図である。
断側面図である。
１ 例えばガラスからなる透明絶縁性基板 ２ ゲート電極 ２Ａ ゲート電極を構成する例えばＴｉ膜 ２Ｂ ゲート電極を構成する例えばＡｌ膜 ３ ゲート絶縁膜 ３Ａ ゲート絶縁膜を構成するＳｉＯ2 膜 ３Ｂ ゲート絶縁膜を構成するＳｉＮ膜 ４ アモルファス・シリコン（ａ−Ｓｉ）からなる動作
半導体層 ５ ＳｉＮ膜からなるチャネル保護膜 ６Ｓ ｎ+ −ａ−Ｓｉからなるソース電極コンタクト層 ６Ｄ ｎ+ −ａ−Ｓｉからなるドレイン電極コンタクト
層 ７Ｓ Ｔｉからなるソース電極 ７Ｄ Ｔｉからなるドレイン電極 ８ ドレイン・バス・ライン ８Ａ ドレイン・バス・ラインを構成するＣｒ膜 ８Ｂ ドレイン・バス・ラインを構成するＡｌ膜 ９ ＩＴＯからなる画素電極 １１ ゲート絶縁膜 １１Ａ Ａｌ膜を酸化することで得られたＡｌ2 Ｏ3 膜 １１Ｂ ＡＬＤ法で直接形成したＡｌ2 Ｏ3 膜
半導体層 ５ ＳｉＮ膜からなるチャネル保護膜 ６Ｓ ｎ+ −ａ−Ｓｉからなるソース電極コンタクト層 ６Ｄ ｎ+ −ａ−Ｓｉからなるドレイン電極コンタクト
層 ７Ｓ Ｔｉからなるソース電極 ７Ｄ Ｔｉからなるドレイン電極 ８ ドレイン・バス・ライン ８Ａ ドレイン・バス・ラインを構成するＣｒ膜 ８Ｂ ドレイン・バス・ラインを構成するＡｌ膜 ９ ＩＴＯからなる画素電極 １１ ゲート絶縁膜 １１Ａ Ａｌ膜を酸化することで得られたＡｌ2 Ｏ3 膜 １１Ｂ ＡＬＤ法で直接形成したＡｌ2 Ｏ3 膜
Claims (5)
- 【請求項１】透明絶縁性基板上に少なくとも表面がＡｌ
で構成されたゲート電極及びゲート・バス・ラインを形
成する工程と、 次いで、酸化に依って絶縁体にすることができる厚さの
金属膜を形成する工程と、 次いで、前記金属膜を原子層デポジション成膜装置内に
於いて酸化させ絶縁性金属酸化膜に変換する工程と、 次いで、引き続き原子層デポジション成膜装置内に於い
て原子層デポジション法に依ってＡｌ2 Ｏ3 薄膜を積層
してゲート絶縁膜を形成する工程と、 次いで、動作半導体層、ソース電極及びドレイン電極、
ドレイン・バス・ライン及び画素電極をそれぞれ順に形
成して完成させる工程とが含まれてなることを特徴とす
る薄膜トランジスタ・マトリクスの製造方法。 - 【請求項２】酸化によって絶縁体にすることができる厚
さの金属膜がＡｌを含み且つ熱酸化で絶縁性金属酸化膜
に変換されることを特徴とする請求項１記載の薄膜トラ
ンジスタ・マトリクスの製造方法。 - 【請求項３】酸化によって絶縁体にすることができる厚
さの金属膜がＡｌを含まず且つ酸素プラズマ・アッシン
グ法に依る酸化で絶縁性金属酸化膜に変換されることを
特徴とする請求項１記載の薄膜トランジスタ・マトリク
スの製造方法。 - 【請求項４】Ａｌを含む金属膜の厚さが５０〔Å〕以下
であることを特徴とする請求項２記載は薄膜トランジス
タ・マトリクスの製造方法。 - 【請求項５】Ａｌを含まない金属膜の厚さが３００
〔Å〕以下であることを特徴とする請求項３記載の薄膜
トランジスタ・マトリクスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19504092A JPH0645606A (ja) | 1992-07-22 | 1992-07-22 | 薄膜トランジスタ・マトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19504092A JPH0645606A (ja) | 1992-07-22 | 1992-07-22 | 薄膜トランジスタ・マトリクスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645606A true JPH0645606A (ja) | 1994-02-18 |
Family
ID=16334546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19504092A Withdrawn JPH0645606A (ja) | 1992-07-22 | 1992-07-22 | 薄膜トランジスタ・マトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645606A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275727B1 (ko) * | 1998-01-06 | 2001-01-15 | 윤종용 | 반도체 장치의 커패시터 형성방법 |
| KR20020002156A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 커패시터 제조방법 |
| KR100363082B1 (ko) * | 1999-09-21 | 2002-11-30 | 삼성전자 주식회사 | 트랜지스터 제조과정에서 이원화된 두께를 갖는 게이트 절연막형성방법 |
| KR100414870B1 (ko) * | 2001-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | 원자층 증착 방법을 이용한 캐패시터의 제조 방법 |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
-
1992
- 1992-07-22 JP JP19504092A patent/JPH0645606A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275727B1 (ko) * | 1998-01-06 | 2001-01-15 | 윤종용 | 반도체 장치의 커패시터 형성방법 |
| KR100363082B1 (ko) * | 1999-09-21 | 2002-11-30 | 삼성전자 주식회사 | 트랜지스터 제조과정에서 이원화된 두께를 갖는 게이트 절연막형성방법 |
| KR20020002156A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 커패시터 제조방법 |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| KR100414870B1 (ko) * | 2001-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | 원자층 증착 방법을 이용한 캐패시터의 제조 방법 |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828152B2 (ja) | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 | |
| JPH02246161A (ja) | 薄膜トランジスタ | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| JP3302240B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| JPH0645606A (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| CN1716532B (zh) | 制备显示装置的方法 | |
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| JP5066361B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06291318A (ja) | 薄膜トランジスタマトリクス装置及びその製造方法 | |
| JP2698724B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6579749B2 (en) | Fabrication method and fabrication apparatus for thin film transistor | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| JPH06188263A (ja) | 自己整合型薄膜トランジスタの製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP2003197618A (ja) | 薄膜形成方法 | |
| JPH06132531A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100272579B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH04236465A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07135319A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05251701A (ja) | 薄膜トランジスタの形成方法 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |