JPH06503207A - 熱的歪み緩和複合超小形電子デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 熱的歪み緩和複合超小形電子デバイス 技術分野 本発明は、超小形電子デバイス中に通常の操作によって発生される、熱によって 引き起こされる歪みを、低減するように構成された複合超小形電子デバイスに関 するものである。

なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願０７１５８８ ．９３０号の明細書の記載に基づ（ものであって、当該米国特許出願の番号を参 照することによって当該米国特許出願の明細書の記載内容が木調、細書の一部分 を構成するものとする。

背景技術 高機能密度、高速および高信頼性を実現するために、ＶＬＳＩ　（大規模集積） シリコンチップのような超小形電子デバイスは、基板上に相互連結された多層構 造体と次々に結合されて、コンパクトな複合超小形電子パッケージを形成してい る。

代表的な複合パッケージは、セラミック基板から構成されており、このセラミッ ク基板上に一つの集積回路（ＩＣ）がしっかりと取り付けられている。このＩＣ チップは、このチップを囲んでいる多数の導電性かつ誘電性の層に電気的に相互 連結されており、これら層もまた前記基板にしっかりと取り付けられているが、 前記チップから離間している。

第１図および第２ａ図は、代表的な複合パッケージ示すものである。このパッケ ージは、相互に連結されるとともにチップを囲んでいる多層の導電性および誘電 性の層に、狭いチャネルを横切って、ワイヤ連結されている前記チップを有し、 前記チップと前記多層構造体との双方はしっかりと共通基板に取り付けられてい る。

このタイプのパッケージは、異なった熱膨張係数と弾性率を有する複数の材料を 含んでいる。操作温度と該、パッケージが製造された時点の温度との差によって 、熱的に引き起こされる歪みと変形が生じ、これらは信頼性に影響を及ぼす。前 記多層構成要素は、通常、銅およびポリイミドから作られており、これら多層構 成要素と前記シリコンチップとの間の熱膨張率の固有の不整合を除去することは 、非常に難しい。

この状況の解決は、従来、チップと多層構成要素の双方に対して最も小さな歪み をもたらす基板材料を選択することにより、行なっていた。しかし、いまだに、 その基板を介して一つの複雑な熱機械的な相互作用が存在している。なぜなら、 ３つの主要なパッケージ構成要素、すなわち、チップ、多層および基板の熱膨張 率を、すべて同じにすることは、不可能であるからである。本発明は、前記３要 素の間のメカニカルな相互作用を低減するように設計された改良基板を提供する 。

発明の開示 本発明は、その上に構成要素が取り付けられている剛直な基板を有する超小形電 子デバイスに関するものであり、前記構成要素は、多数の側部と、少なくとも該 構成要素の二つの側部に隣接する一つの電気的機能層とを持ち、前記電気的機能 層がガートバンドによって分割され、前記ガートバンドの下に位置する基板が該 、基板の屈曲を可能にする一つ以上の低剛性領域を有し、これらによって、該デ バイスが熱に曝された時に、その内部に生じた機械的な歪みを除去する。

定義 ここで用いられるように、用語“ガートバンド”は、基板上に取り付けられてい る電気的機能要素に隣接し、物理的スペーシングによって隔離された基板の非占 有表面領域を意味している。

図面の簡単な説明 図面は！−６図から構成されている。第１図は、従来であり、第２ｂ図ないし第 ２ｅ図は、本発明に従って形成された超小形電子パッケージの断面図である。第 ３ａ図は、従来の超小形電子パッケージの平面内（ｉｎ−ｐｌａｎｅ）の通常歪 みを表わすグラフであり、第３ｂ図は、本発明に従って形成された超小形電子パ ッケージの平面内通常歪みを表わすグラフである。第４図は、溝なしの基板と溝 付きの基板との平面内熱歪みを比較した棒グラフである。第５図は、溝なし、溝 付きの両基板上の銅層の平面内熱歪みを比較した棒グラフである。第６図は１、 溝なし、溝付きの両基板上に取り付けられているシリコンダイ（ｄｉｅ）の平面 内熱歪みを比較した棒グラフである。

従来技術 米国特許第３，３２５，８８２号および米国特許第３，４２８，８６６号、チョ ー　他 これらの分割特許は、金属領域（ｌａｎｄ）をソリッドステートデバイスに相互 連結するためのパッケージング配列および方法に関するものであり、前記ソリッ ドステートデバイスは、該デバイスの周りに間隙を形成し、該デバイスを基板内 のキャビティの壁部から離間させるように、前記キャビティの床部に結合されて いる。これは、歪みを除去するために周囲を囲む形状の溝を用いる本発明と、異 なっている。

米国特許第４．３７４．４５７号　ウィーチ　他この特許では、ウィーチは、導 電材が充填された連続した複数の溝を、一つ以上の半導体チップを有するキャビ ティの周辺に設け、電気的バス構造を形成している。本発明と異なり、多数の溝 は、基板内のキャビティの周辺を囲むように形成されている。

米国特許第４，４９５，０２５号　ハスケル１本発明は、集積回路の絶縁を目的 として、半導体材料中に溝を形成するためのフォトレジストプロセスに関するも のである。この特許は、基板中の溝の機能について、如何なる理由においても、 開示も示唆もしていない。

バーーコーエン　“パーティカル印刷回路板からの自然対流熱伝導だめの連結関 係”ＩＥＥＥ会報　Ｖｏｌ、７３゜Ｎｏ、９１９８５年９月 この論文では、構成要素を担っている印刷配線板を有する複数のプレートの表面 に機械加工された垂直および水平な複数の溝が、前記複数のプレートが互いに近 接している場合に、該アッセンブリィの熱伝導特性を促進することが、示唆され ている。しかしながら、熱機械的な結合効果と、これら効果が、基板に結合され ている各構成要素の周辺に溝を形成することによって、どのように緩和されるの か、とに関する説明がなされていない。

発明を実施するための最良の形態 本発明は、基板に取り付けられたチップが、同様に基板に取り付けられている残 りの相互連結されたパッケージ構成要素の膨張および収縮率に相対的に独立した 率で膨張および収縮するように、基板を製造すること、に基づいている。

本発明の基板は、低剛性でフレキシブルな基板小領域を有しており、前記領域は 限られた表面領域を有し、該領域はガートバンド下のほぼ全スペースを占有して おり、前記ガートバンドは前記チップと周辺のパッケージ構成要素とを分離して いる。この低剛性領域は二つの剛直な基板区画に連結されており、一方の剛直な 区画はチップを支持しており、他方は残りの相互連結されたパッケージ構成要素 を支持している。前記フレキシブルな区画は、二つの剛直な区画の間を機械的に 適度に連結しており、ここでは、一方の剛直な区画に取り付けられているチップ は、他方の剛直な区画に取り付けられている他のパッケージ構成要素の膨張およ び収縮に関係な（、より多くまたはより少な（独立的に膨張および収縮可能であ る。

本発明の特徴によれば、フレキシブルな小区画は、フレキシブルな材料（第２ｂ 図）でもよく、連続な、または不連続な溝によって形成された薄肉な区画（第２ ０図ないし第２ｅ図）でもよい。この完成したパッケージでは、他のパッケージ 構成要素によって一方のチップ中に、または逆に一方のパッケージ構成要素によ って他方のチップ中に生じる熱に誘発された歪みおよび変形は、非常に小さいた め、チップ交換や相互連結の失敗が、削減される。それにもかかわらず、この完 成基板またはパッケージは、従来ながらの外形寸法であり２、全体として、依然 として構造的に非常に剛直であり、そのため、従来ながらのパッケージ組立方法 により取り扱うことができる。

ここで、図面に戻ると、第１図および第２ａ図は、集積回路チップ３がしっかり と取り付けられている基板１からなる、従来の複合超小形電子パッケージの構造 を示している。コノ基板は、ＡＩＮ、　ＳｉＣ，ＡＩｔｏｓ、　Ｓｉ　。

石英、ムライト、コージェライトおよびヒ化ガリウムのような材料から形成する ことができる。前記チップ３は、接着層５によって、基板１に接着されており、 前記接着層５は無機性および／または有機性でよい。

代表的には、該接着層、またはグイ（ｄｉｅ）−取付は層として知られている層 は、ＥＰ８８１０４９４０．７に開示されているポリマーのような有機熱可塑性 または熱硬化性ポリマーであり、前記ＥＰ８８１０４９４０．７の該開示記載は 、ここで番号を参照することにより、本明細書の一部分を構成するものとする。

前記チップ３の周辺には、誘電性層７があり、この誘電性層７の上に連続した導 電性の信号／電源ブレーン９が取り付けられている。チップ３と誘電性層７は、 ガードブレーンによって、分離されており、チップ３は、一連の細い導電性ワイ ヤ１１によって、前記信号／電源ブレーン９に電気的に連結されており、前記ワ イヤ１１は代表的には金または銅金属から構成されている。第１図の基板１は、 本発明に従って行なうような、溝付けも、他の歪み除去構造も１、施されていな い。

第２ｂ図ないし第２ｅ図には、第１図および第２ａ図のアバ１′スに類似したデ バイスが示されているが、これらデバイスは、それぞれ熱誘発歪みを軽減する作 用の低剛性な領域を持っていることが、異なる。第２ｂ図では、低剛性領域が固 形材料１３ｂから構成され、この固形材料１３ｂは基板の残りの部分よりさらに フレキシブルな固体である。第２Ｃ図は、本発明にかかるパッケージを示してい る。このパッケージでは、低剛性領域が、基板の上部に切り込んだ溝１３ｃによ り構成されており、該溝１３ｃは基板の厚みの約８０％まで達している。この溝 は、歪みの軽減度合が充分である限り、チップの外端のまわりに連続してもよい し、断続もしくは不連続であってもよい。

第２ｄ図は、本発明にかかるパッケージを示している。このパッケージでは、低 剛性領域は、二つの溝］、３ｄから構成されおり、一方は基板の上部から基板中 に伸びており、他方は基板の底部からである。

そして、第２ｅ図は、同様のパッケージを示している。このパッケージでは、低 剛性領域は、一つの溝１３ｅから構成されており、この溝１３ｅは基板の底部か ら基板中に伸びている。

前記したように、一つまたは複数の低剛性領域は、該低剛性領域が歪み軽減の必 要とする度合を充分に与える限り、構成要素の端部の周りに連続して伸びてもよ 、いし、不連続に伸びてもよい。特に、低剛性領域を含む基板の弾性率の、他の 基板の弾性率に対する割合（比弾性率）が、０．３以下であることが、好ましい 。

しかしながら、基板の機械的強度を過度に低下させず、余りにも影響を受け易く 破壊することがないように、溝または低剛性領域からなる他の構造が、基板の厚 さの８０％を越えて伸びないが重要である。ここで用いているように、“剛直な 基板”という用語は、本発明にしたがって改良が施される前の弾性率が少なくと も１０Ｇｐａある基板を意味する。

前記低剛性領域には、さまざまな配置形状を用いることができる。例えば、底を 丸くしたものや、底を四角くしたもの、が可能であり、側部は垂直のもの、傾斜 したもの、が可能である。一般に、溝の側部は、前記ガードレベル端やチップの 外端に対応する必要はない。それにもかかわらず、このような形状は好ましい。

最も重要なことは、低剛性領域が、０．３以下の、好ましくは０．１以下の比弾 性率を示す充分な容積であるか否かである。この比弾性率の基準に対応したたわ み性は、弾性率を直接に測定することによって容易に、または、コンピュータに よるこの系のモデリングと分析によって、決定することができる。

該基板は、前述したもののような単一ベース材から簡単に構成することができ、 または、ベース材またはベース材の混合材中に粒子またはファイバを分散させた 。複合材料から容易に構成することができる。ファイバは、基板強度を向上させ るための基板充填材として、用いることができる。一方、熱−伝導性材料を、同 様に、本題小形電子構成要素から熱を流し去る基板特性を向上させるために、添 加してもよい。一般に、基板の厚みとしては、４０〜８０ミルであり、代表的に は、６０ミルである。基板上の熱誘発歪みは、厚みに直接的に比例する傾向があ るが、周囲の誘電性層内の歪みは、基板の厚みに逆比例する傾向がある。

超小形電子チップは、熱誘発される機械的歪みを発生させる熱原であるので、低 剛性領域、この領域はほとんと溝であるが、この領域は可能な限りチップに近い ことが、好ましいが、チップの下に位置しないことが、好ましい。代表的には、 構成要素の周辺の溝の幅は、約１０ミルを越えてはならない。この約１０ミルの 幅寸法は、大多数の複合パッケージにおけるガートバンドの通常の最大幅である 。さらに、溝の深さは、基板厚さの約８０％を越えてはならない。基板の機械的 強度を過度に低下させるのを回避するためには、少な（とも１０ミルの基板厚を 残してお（必要がある。

溝が低剛性領域を形成するために使用される場合は、この溝は、空いたままにし ておくか、エラストマーのようなフレキシブルな材料か、他の非−剛性な充填材 で、充填するのが、よい。

（、実施例） 下記の第１表では、与えられているデータは、１７０℃から２０℃まで冷却され て発生した最大の平面内熱歪みを示している。一つの銅グランド層と一つのＩＣ チップとから構成されている単一チップ複合パッケージは、ポリマー製のグイ取 付は接着剤によって、アルミニウム基板に取り付けられた。このような複合デバ イスの現実の平面内歪みを測定することは技術的に困難であるので、与えられた データは、各構成の周知のＴＣＥ特性に基づ（各要素の変形をモデルとする限定 要素から引き出されたものである。該モデルが基づいた構成要素の寸法は、次の ようである： ＩＣチップ（１，２７ｘ　１．２７ｘ　Ｏ，０５１ｃｍ）基板（３，８１ｘ　３ ．８１Ｘ　Ｏ，１５３ｃｍ）積層体（１，５３Ｘ　］、、　５３ｃｍのキャビテ ィを有する二つのブレーン） 銅層（３，８１Ｘ　３．８１Ｘ　Ｏ，０３６ａｍ）誘電性層（３，８１Ｘ　３． ８１　Ｘ　Ｏ，００２５ｃｍ）接着剤（３，８１Ｘ　３．８１　Ｘ　Ｏ，００２ ５ｃｍ）溝の寸法は、第１表に示された計算された最大歪みとともに、示されて いる。第１表では、表示データは、銅層、ダイ取付は接着剤およびダイ自体によ って、それらが１７０℃に加熱され、次に外気温度条件下で２０℃に冷却された 時に、被った最大平面内熱歪みを表、わしでいる。特に、最大歪みデータは、溝 なしの基板と、３種の溝構造を持つ基板と、複数の溝寸法を有する基板とに対し 、測定されたものである。これらのデータは、３種の溝構造、すなわち、一つの 上向きの溝のもの、一つの溝が下向きのもの、二つの溝が上向きのもの、のすべ てか、すべての構成要素において、残余平面内熱歪みを、効果的に除去したこと を、示している。しかしながら、二つの上向き溝を持つものが、最も効果的であ り、一つの上向き溝構造が、一つの下向き溝構造より、幾分効果的であった。

第１表 溝付きおよび溝なし基板の平面内残余歪み一溝寸法と形状の効果 パッケージ構成　銅層　タイ取付は接着剤　ダイ溝形状　最大歪み（Ｍｐａ） 変形なし く弾性率９Ｍｐａ）　２１３　５６　７５９一つの上向き溝 ５０／２０　”＋　１６６　３５　４８２一つの下向き溝 二、つの上向き溝 （１）　幅／深さ　単位ミル 銅層内の熱歪みに対応する前記表の第２列に示されたデータは、第４図にグラフ 化されて見ることができる。

二 （Ｉｓ；ｄ）　！　マ丁Ｅ　￥　１８Ｆ葦 補正書の写しく翻訳文）提出書 平成５年３月２９日

Claims (25)

【特許請求の範囲】
1. １．その上に構成要素を取り付けた剛直な基板を有する超小形電子デバイスであ って、前記構成要素が複数の側部と該構成要素の少なくとも二つの側部に隣接す る電気的機能層とを有し、少なくとも前記構成要素の二つの側部と前記電気的機 能層とがガードバンドによって分離され、該ガードバンドの下に位置する基板部 分が該基板を屈曲可能にする少なくとも一つの低剛性領域を有し、これらにより 、該デバイスが熱に曝された時に、内部に発生した機械的歪みを消散させること を特徴とする超小形電子デバイス。
2. ２．前記低剛性領域が連続していることを特徴とする請求の範囲第１項に記載の デバイス。
3. ３．低剛性領域を有する前記基板部分の弾性率と、前記基板の残りの部分の弾性 率との比（比弾性率）が、０．３以下であることを特徴とする請求の範囲第１項 に記載のデバイス。
4. ４．前記比弾性率が０．１以下であることを特徴とする請求の範囲第３項に記載 のデバイス。
5. ５．前記基板が予め設定した厚みを有し、前記低剛性領域が予め設定した深さを 有し、該深さが基板厚の８０％を越えないことを特徴とする請求の範囲第１項に 記載のデバイス。
6. ６．前記変形を施さない基板の弾性率が少なくとも１０Ｇｐａであることを特徴 とする請求の範囲第１項に記載のデバイス。
7. ７．前記低剛性領域が予め設定した幅を有し、該幅が前記ガードバンドの幅に一 致することを特徴とする請求の範囲第１項に記載のデバイス。
8. ８．前記低剛性領域が基板の容積の上面から内部に伸びていることを特徴とする 請求の範囲第７項に記載のデバイス。
9. ９．前記低剛性領域が基板の容積の底面から内部に伸びていることを特徴とする 請求の範囲第７項に記載のデバイス。
10. １０．複数の低剛性領域を有することを特徴とする請求の範囲第１項に記載のデ バイス。
11. １１．前記低剛性領域が基板の容積の上面から内部に伸びていることを特徴とす る請求の範囲第１０項に記載のデバイス。
12. １２．前記低剛性領域が基板の容積の上面からと底面から交互に内部に伸びてい ることを特徴とする請求の範囲第１０項に記載のデバイス。
13. １３．第１の低剛性領域が前記基板の容積の上面から内部に、前記構成要素の端 に近接して、伸びていることを特徴とする請求の範囲第１２項に記載のデバイス 。
14. １４．前記低剛性領域が溝であることを特徴とする請求の範囲第１項に記載のデ バイス。
15. １５．前記溝が連続していることを特徴とする請求の範囲第１４項に記載のデバ イス。
16. １６．前記低剛性領域が非連続な一連の溝からなることを特徴とする請求の範囲 第１項に記載のデバイス。
17. １７．前記溝が不活性な非−剛直な固形材料で充填されていることを特徴とする 請求の範囲第１４項または第１５項に記載のデバイス。
18. １８．前記低剛性領域が非−剛直な材料からなり、前記基板の不可欠部分である ことを特徴とする請求の範囲第１項に記載のデバイス。
19. １９．前記基板が剛直な固形母材中に粒子を分散させた複合層であることを特徴 とする請求の範囲第１項に記載のデバイス。
20. ２０．前記基板が剛直な固形母材中にファイバを分散させた複合層であることを 特徴とする請求の範囲第１項に記載のデバイス。
21. ２１．前記基板が、ＡｌＮ，ＳｉＣ，Ａｌ２Ｏ３，シリコン，石英，ムライト， コージェライトおよびヒ化ガリウムから選択されたセラミック固形材料からなる ことを特徴とする請求の範囲第１項に記載のデバイス。
22. ２２．前記基板が剛直なポリマー材料からなることを特徴とする請求の範囲第１ 項に記載のデバイス。
23. ２３．前記構成要素が集積回路チップであることを特徴とする請求の範囲第１項 に記載のデバイス。
24. ２４．前記電気的機能層が誘電性層であることを特徴とする請求の範囲第１項に 記載のデバイス。
25. ２５．前記基板がその上に取り付けられた複数の構成要素を有することを特徴と する請求の範囲第１項に記載のデバイス。