JPH08227908A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08227908A
JPH08227908A JP7126405A JP12640595A JPH08227908A JP H08227908 A JPH08227908 A JP H08227908A JP 7126405 A JP7126405 A JP 7126405A JP 12640595 A JP12640595 A JP 12640595A JP H08227908 A JPH08227908 A JP H08227908A
Authority
JP
Japan
Prior art keywords
base substrate
electrode pad
semiconductor
pellet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7126405A
Other languages
English (en)
Other versions
JP3487524B2 (ja
Inventor
Atsushi Nakamura
篤 中村
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12640595A priority Critical patent/JP3487524B2/ja
Priority to TW084106469A priority patent/TW301048B/zh
Priority to KR1019950044247A priority patent/KR100365586B1/ko
Priority to US08/570,646 priority patent/US5777391A/en
Publication of JPH08227908A publication Critical patent/JPH08227908A/ja
Priority to US09/613,541 priority patent/USRE41721E1/en
Priority to US10/105,236 priority patent/USRE41722E1/en
Application granted granted Critical
Publication of JP3487524B2 publication Critical patent/JP3487524B2/ja
Priority to US11/182,039 priority patent/USRE42972E1/en
Priority to US11/182,040 priority patent/USRE41478E1/en
Priority to US11/285,730 priority patent/USRE43444E1/en
Priority to US12/805,447 priority patent/USRE44148E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0046—Details relating to the filling pattern or flow paths or flow characteristics of moulding material in the mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14836—Preventing damage of inserts during injection, e.g. collapse of hollow inserts, breakage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/553—Materials of bond wires not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/555—Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の小型化を図る。また、動作速度
の高速化を図る。また、電気的信頼性を高める。また、
実装精度を高める。 【構成】 ベース基板１の主面のペレット塔載領域上に
半導体ペレット２が塔載され、前記半導体ペレット２の
主面に配置された外部端子２Ａに前記ベース基板１の裏
面に配置された第１電極パッド１Ｂが電気的に接続され
る半導体装置において、前記ベース基板１をリジット基
板で構成し、前記ベース基板１の第１電極パッド１Ｂを
その裏面に配置された第２電極パッド１Ａに電気的に接
続し、前記半導体ペレット２をその主面を下にして前記
ベース基板１の主面のペレット塔載領域上に塔載し、前
記半導体ペレット２の外部端子２Ａと前記ベース基板１
の第２電極パッド１Ａとを前記ベース基板１に形成され
たスリット５を通してボンディングワイヤ６で電気的に
接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造技術に関し、特に、ベース基板の主面のペレット塔載
領域上に半導体ペレットが塔載され、前記半導体ペレッ
トの主面に配置された外部端子に前記ベース基板の裏面
に配置された第１電極パッドが電気的に接続される半導
体装置及びその製造技術に適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】高い実装密度が得られる半導体装置とし
て、ＢＧＡ(Ｂall Ｇrid Ａrray)構造の半導体装置が、
例えば日経マグロウヒル社発行の日経エレクトロニクス
［１９９４年、２月２８日号、第１１１頁乃至第１１７
頁］に開示されている。このＢＧＡ構造の半導体装置
は、図１６(要部断面図)に示すように、ベース基板１の
主面のペレット塔載領域上に半導体ペレット２を塔載
し、ベース基板１の主面と対向するその裏面側に複数の
バンプ電極４を格子状に配置した構造で構成される。
【０００３】前記ベース基板１は例えば２層配線構造の
プリント配線基板で構成される。ベース基板１の主面の
周辺領域(ペレット塔載領域の周囲)には複数の第２電極
パッド１Ａが配置される。また、ベース基板１の主面と
対向するその裏面には複数の第１電極パッド１Ｂが配置
される。第２電極パッド１Ａは、ベース基板１の主面に
配置された配線１Ａ1 を介してスルーホール配線１Ｃに
電気的に接続される。第１電極パッド１Ｂは、ベース基
板１の裏面に配置された配線１Ｂ1 を介してスルーホー
ル配線１Ｃに電気的に接続される。
【０００４】前記半導体ペレット２は例えば単結晶珪素
からなる半導体基板２Ｂを主体に構成される。半導体基
板２Ｂの主面(素子形成面)には論理回路システム、記憶
回路システム、或はそれらの混合回路システムが塔載さ
れる。また、半導体基板２Ｂの主面上には複数の外部端
子(ボンディングパッド)２Ａが配置される。この外部端
子２Ａは、半導体基板２Ｂの主面上に形成された配線層
のうち最上層の配線層に形成される。
【０００５】前記半導体ペレット２の外部端子２Ａはベ
ース基板１の主面に配置された第２電極パッド１Ａにボ
ンディングワイヤ６を介して電気的に接続される。つま
り、半導体ペレット２の外部端子２Ａは、ボンディング
ワイヤ３、第２電極パッド１Ａ、配線１Ａ1 、スルーホ
ール配線１Ｃ、配線１Ｂ1 の夫々を介して第１電極パッ
ド１Ｂに電気的に接続される。
【０００６】前記半導体ペレット２、ボンディングワイ
ヤ６等は、ベース基板１の主面上に形成された樹脂封止
体７で封止される。樹脂封止体７はトランスファモール
法で形成される。
【０００７】前記ベース基板１の第１電極パッド１Ｂの
表面上にはバンプ電極４が電気的及び機械的に接続され
る。バンプ電極４は例えばＰｂ−Ｓｎ系の合金材で形成
される。
【０００８】このように構成されるＢＧＡ構造の半導体
装置は実装基板の実装面上に実装され、そのバンプ電極
４は実装基板の実装面に配置された電極パッドに電気的
及び機械的に接続される。
【０００９】また、高い実装密度が得られる半導体装置
として、ベース基板をフレキシブル基板で構成した半導
体装置が、例えば米国特許第５１４８２６５号に開示さ
れている。この半導体装置は、フレキシブル基板で構成
されたベース基板の主面のペレット塔載領域上に半導体
ペレットをその主面を下にして塔載し、半導体ペレット
の主面に配置された外部端子とベース基板の裏面に配置
された第２電極パッドとをボンディングワイヤで電気的
に接続した構造で構成される。ベース基板の第２電極パ
ッドはその裏面に配置された配線を介してその裏面に配
置された第１電極パッドに電気的に接続される。第１電
極パッドの表面にはバンプ電極が電気的及び機械的に接
続される。
【００１０】このように構成される半導体装置は実装基
板の実装面上に実装され、そのバンプ電極は実装基板の
実装面に配置された電極パッドに電気的及び機械的に接
続される。
【００１１】
【発明が解決しようとする課題】
（１）ＢＧＡ構造の半導体装置において、図１６に示す
ように、ベース基板１の主面に配置された第２電極パッ
ド１Ａは、スルーホール配線１Ｃを介してベース基板１
の裏面に配置された第１電極パッド１Ｂに電気的に接続
される。スルーホール配線１Ｃは、ベース基板１のスル
ーホール内に形成されたホール領域と、ベース基板１の
主面及び裏面に形成されたランド領域（フリンジ部）と
で構成される。スルーホールの内径寸法は例えばφ０．
３［ｍｍ］程度に設定され、スルーホール配線１Ｃのラ
ンド領域の外径寸法は例えばφ０．６［ｍｍ］程度に設
定される。このスルーホールの内径寸法及びスルーホー
ル配線１Ｃのランド領域の外径寸法は、第２電極パッド
１Ａとスルーホール配線１Ｃとを電気的に接続する配線
１Ａ1 の配線幅及び第１電極パッド１Ｂとスルーホール
配線１Ｃとを電気的に接続する配線１Ｂ1 の配線幅に比
べて大きく構成される。
【００１２】一方、半導体ペレット２に塔載される回路
システムは高集積化の傾向にあり、この回路システムの
高集積化に伴って半導体ペレット２の外部端子２Ａの数
及びベース基板１の第２電極パッド１Ａの数は増加す
る。つまり、回路システムの高集積化に伴い、第２電極
パッド１Ａと第１電極パッド１Ｂとを電気的に接続する
スルーホール配線１Ｃの数は増加する。このため、スル
ーホール配線１Ｃの数に相当する分、ベース基板１の外
形サイズが増加し、半導体装置が大型化する問題があっ
た。
【００１３】（２）ＢＧＡ構造の半導体装置において、
スルーホール配線１Ｃの増加に伴い、スルーホール配線
１Ｃは半導体ペレット２からその外側に向って遠い位置
に配置される。このため、第２電極パッド１Ａとスルー
ホール配線１Ｃとを電気的に接続する配線１Ａ1 の長さ
及び第１電極パッド１Ｂとスルーホール配線１Ｃとを電
気的に接続する配線１Ｂ1 の長さが長くなるので、イン
ダクタンスが増加し、半導体装置の動作速度が低下する
という問題があった。
【００１４】（３）ベース基板をフレキシブル基板で構
成した半導体装置において、フレキシブル基板は、例え
ばポリエステルフィルム、ポリイミドフィルムで構成さ
れる。このフレキシブル基板は、ガラス繊維にエポキシ
樹脂、ポリイミド樹脂等を含浸させたリジット基板に比
べてヤング率が低く軟らかい(硬度が低い)。このため、
半導体ペレットの主面に配置された外部端子とベース基
板の裏面に配置された第２電極パッドとをボンディング
ワイヤで電気的に接続する際、第２電極パッドに加える
ボンディング荷重がベース基板に吸収されてしまい、ボ
ンディング荷重、超音波振動が第２電極パッドに有効に
伝わらず、ボンディングワイヤと第２電極パッドとの接
続強度が低下し、ボンディングワイヤの接続不良が発生
し、半導体装置の電気的信頼性が低下するという問題が
あった。
【００１５】（４）ベース基板をフレキシブル基板で構
成した半導体装置において、フレキシブル基板は、リジ
ット基板に比べて平面方向の熱膨張係数が大きく、更に
ヤング率が低く曲がりやすい(剛性が小さい)。このた
め、実装基板の実装面上に半導体装置を実装する際、実
装時のリフロー熱でベース基板に反り、ねじれ等の変形
が生じ、実装基板の実装面に対するベース基板の裏面の
平坦度が低下し、半導体装置の実装精度が低下するとい
う問題があった。
【００１６】本発明の目的は、半導体装置の小型化を図
ることが可能な技術を提供することにある。
【００１７】本発明の他の目的は、前記半導体装置の動
作速度の高速化を図ることが可能な技術を提供すること
にある。
【００１８】本発明の他の目的は、半導体装置の電気的
信頼性を高めることが可能な技術を提供することにあ
る。
【００１９】本発明の他の目的は、半導体装置の実装精
度を高めることが可能な技術を提供することにある。
【００２０】本発明の他の目的は、前記目的を達成する
半導体装置の製造技術を提供することにある。
【００２１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００２２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２３】（１）ベース基板の主面のペレット塔載領
域上に半導体ペレットが塔載され、前記半導体ペレット
の主面に配置された外部端子に前記ベース基板の裏面に
配置された第１電極パッドが電気的に接続される半導体
装置において、前記ベース基板をリジット基板で構成
し、前記ベース基板の第１電極パッドをその裏面に配置
された第２電極パッドに電気的に接続し、前記半導体ペ
レットをその主面を下にして前記ベース基板の主面のペ
レット塔載領域上に塔載し、前記半導体ペレットの外部
端子と前記ベース基板の第２電極パッドとを前記ベース
基板に形成されたスリットを通してボンディングワイヤ
で電気的に接続する。
【００２４】（２）ベース基板の主面のペレット塔載領
域上に半導体ペレットが塔載され、前記半導体ペレット
の主面に配置された外部端子に前記ベース基板の裏面に
配置された第１電極パッドが電気的に接続される半導体
装置の製造方法において、リジット基板で構成されたベ
ース基板の主面のペレット塔載領域上に半導体ペレット
をその主面を下にして塔載する工程と、前記半導体ペレ
ットの外部端子と前記ベース基板の第１電極パッドに電
気的に接続され、かつ前記ベース基板の裏面に配置され
た第２電極パッドとを前記ベース基板に形成されたスリ
ットを通してボンディングワイヤで電気的に接続する工
程とを備える。
【００２５】
【作用】上述した手段（１）によれば、半導体ペレット
の外部端子とベース基板の第１電極パッドとをボンディ
ングワイヤ、第２電極パッドの夫々を介して電気的に接
続することができるので、第２電極パッドと第１電極パ
ッドとを電気的に接続するスルーホール配線を廃止する
ことができる。この結果、スルーホール配線の占有面積
(ランド領域の面積)に相当する分、ベース基板の外形サ
イズを縮小することができるので、半導体装置の小型化
を図ることができる。
【００２６】また、スルーホール配線の占有面積に相当
する分、第１電極パッドを第２電極パッドに近づけるこ
とができるので、第２電極パッドと第１電極パッドとを
電気的に接続するベース基板の配線の長さを短くするこ
とができる。この結果、インダクタンスを低減すること
ができるので、半導体装置の動作速度の高速化を図るこ
とができる。
【００２７】また、リジット基板はフレキシブル基板に
比べてヤング率が高く硬いので、半導体ペレットの主面
に配置された外部端子とベース基板の裏面に配置された
第２電極パッドとをボンディングワイヤで電気的に接続
する際、第２電極パッドに加えるボンディング荷重がベ
ース基板に吸収されず、ボンディング荷重、超音波振動
が第２電極パッドに有効に伝わる。この結果、ボンディ
ングワイヤと第２電極パッドとの接続強度を高めること
ができるので、ボンディングワイヤの接続不良を防止で
き、半導体装置の電気的信頼性を高めることができる。
【００２８】また、リジット基板はフレキシブル基板に
比べて平面方向の熱膨張係数が小さく、更にヤング率が
高く曲がりにくいので、実装基板の実装面上に半導体装
置を実装する際、実装時のリフロー熱によるベース基板
の変形(反り、ねじれ等)を防止することができる。この
結果、実装基板の実装面に対するベース基板の裏面の平
坦度を確保することができるので、半導体装置の実装精
度を高めることができる。
【００２９】上述した手段（２）によれば、半導体ペレ
ットの外部端子とベース基板の第１電極パッドとをボン
ディングワイヤ、第２電極パッドの夫々を介して電気的
に接続するので、第２電極パッドと第１電極パッドとを
電気的に接続するスルーホール配線が廃止され、このス
ルーホール配線の占有面積に相当する分、外形サイズが
縮小されたベース基板を使用することができる。この結
果、外形サイズの小さい半導体装置を製造することがで
きる。
【００３０】また、半導体ペレットの外部端子とベース
基板の第１電極パッドとをボンディングワイヤ、第２電
極パッドの夫々を介して電気的に接続するので、第２電
極パッドと第１電極パッドとを電気的に接続するスルー
ホール配線が廃止され、このスルーホール配線の占有面
積に相当する分、第２電極パッドと第１電極パッドとを
電気的に接続する配線の長さが短いベース基板を使用す
ることができる。この結果、動作速度が速い半導体装置
を製造することができる。
【００３１】フレキシブル基板に比べてヤング率が高く
硬いリジット基板で構成されたベース基板を使用してい
るので、半導体ペレットの主面に配置された外部端子と
ベース基板の裏面に配置された第２電極パッドとをボン
ディングワイヤで電気的に接続する際、第２電極パッド
に加えるボンディング荷重がベース基板に吸収されず、
ボンディング荷重、超音波振動が第２電極パッドに有効
に伝わる。この結果、ボンディングワイヤと第２電極パ
ッドとの接続強度を高めることができるので、電気的信
頼性の高い半導体装置を製造することができる。
【００３２】また、フレキシブル基板に比べて平面方向
の熱膨張係数が小さく、更にヤング率が高く曲がりにく
いリジット基板で構成されたベース基板を使用している
ので、実装基板の実装面上に半導体装置を実装する際、
実装時のリフロー熱によるベース基板の変形(反り、ね
じれ等)を防止することができる。この結果、実装基板
の実装面に対するベース基板の裏面の平坦度を確保する
ことができるので、実装精度の高い半導体装置を製造す
ることができる。
【００３３】
【実施例】以下、本発明の構成について、ＢＧＡ構造を
採用する半導体装置に本発明を適用した実施例とともに
説明する。
【００３４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００３５】（実 施 例 １）本発明の実施例１である
ＢＧＡ構造を採用する半導体装置の概略構成を図１(主
面側の平面図）、図２(図１に示すＡ−Ａ線の位置で切
った断面図)、図３（図２の要部拡大断面図）及び図４
（裏面側の樹脂封止体を除去した状態を示す裏面側の要
部拡大平面図）に示す。
【００３６】図１、図２、図３及図４に示すように、半
導体装置は、ベース基板１の主面のペレット塔載領域上
に半導体ペレット２を塔載し、ベース基板１の主面と対
向するその裏面側に複数のバンプ電極４を格子状に配置
する。
【００３７】前記ベース基板１は、例えばプリント配線
基板で構成される。プリント配線基板は、ガラス繊維に
例えばエポキシ樹脂、ポリイミド樹脂、マレイミド樹脂
等を含浸させたリジット基板の表面に配線を形成した構
造で構成される。つまり、ベース基板１はリジット基板
で構成される。リジット基板は、ポリエステルフィル
ム、ポリイミドフィルム等からなるフレキシブル基板に
比べてヤング率が高く硬い。また、リジット基板は、フ
レキシブル基板に比べて平面方向の熱膨張係数が小さ
く、更にヤング率が高く曲がりにくい。例えば、ガラス
繊維にエポキシ樹脂又はポリイミド樹脂を含浸させたリ
ジット基板は、１６〜２２［ＧＰａ］程度のヤング率を
有し、１０〜２０×１０~6［１／℃］程度の熱膨張係数
を有する。なお、ポリエステルフィルム又はポリイミド
フィルムからなるフレキシブル基板は、２〜５［ＧＰ
ａ］程度のヤング率を有し、２０〜２５×１０~6［１／
℃］程度の熱膨張係数を有する。
【００３８】前記ベース基板１の裏面には複数の第２電
極パッド１Ａ及び複数の第１電極パッド１Ｂが配置され
る。この第２電極パッド１Ａ、第１電極パッド１Ｂの夫
々は、ベース基板１の裏面に配置された配線１Ｂ1 を介
して電気的に接続される。第２電極パッド１Ａ、第１電
極パッド１Ｂ、配線の１Ｂ1 夫々は例えばＣｕ膜で形成
される。
【００３９】前記第１電極パッド１Ｂの表面には、バン
プ電極４が電気的及び機械的に接続される。このバンプ
電極４は例えばＰｂ−Ｓｎ系の合金材で形成される。
【００４０】前記半導体ペレット２は、その主面(図
２、図３において下面)を下にしてベース基板１の主面
のペレット塔載領域上に塔載される。つまり、半導体ペ
レット２は、ベース基板１の主面のペレット塔載領域上
にフェースダウン方式で塔載される。半導体ペレット２
の主面とベース基板１の主面のペレット塔載領域との間
には絶縁層３が介在される。絶縁層３は例えばポリイミ
ド系、エポキシ系又はシリコン系の低弾性樹脂で形成さ
れる。
【００４１】前記半導体ペレット２は例えば平面が方形
状に形成される。この半導体ペレット２は例えば単結晶
珪素からなる半導体基板１Ｂを主体に構成される。半導
体基板１Ｂの主面(素子形成面)には論理回路システム、
記憶回路システム、或はそれらの混合回路システムが塔
載される。また、半導体基板１Ｂの主面上には、方形状
の各辺に沿って配列された複数の外部端子(ボンディン
グパッド)２Ａが配置される。この外部端子２Ａは、半
導体基板２Ｂの主面上に形成された配線層のうち、最上
層の配線層に形成される。つまり、半導体ペレット２の
主面の外周囲には複数の外部端子２Ａが各辺毎に配置さ
れる。
【００４２】前記半導体ペレット２の外部端子２Ａと前
記ベース基板１の第２電極パッド１Ａとは、ベース基板
１に形成されたスリット５を通してボンディングワイヤ
６で電気的に接続される。ボンディングワイヤ６は、例
えば金(Ａｕ)ワイヤ、銅（Ｃｕ）ワイヤ、アルミニウム
(Ａｌ)ワイヤ、或は金属ワイヤの表面に絶縁性樹脂を被
覆した被覆ワイヤ等で形成される。このボンディングワ
イヤ６は、例えば熱圧着に超音波振動を併用したボンデ
ィング法でボンディングされる。
【００４３】前記ベース基板１のスリット５は、半導体
ペレット２の主面にその一辺に沿って複数配列された外
部端子２Ａの配列方向に沿って形成され、半導体ペレッ
ト２の各辺毎に配置される。つまり、本実施例のベース
基板１は４本のスリット５を配置する。この４本のスリ
ット５の夫々は半導体ペレット２の外部端子２Ａ上に配
置される。
【００４４】前記ベース基板１の第２電極パッド１Ａ
は、スリット５で仕切られたベース基板１の裏面の両脇
の夫々の領域に配置される。スリット５で仕切られたベ
ース基板１の裏面の一方の領域(半導体ペレット２に対
して内側の領域)に配置される第２電極パッド１Ａには
電源として例えば動作電位(例えば３．３［Ｖ］)、基準
電位（例えば０Ｖ［Ｖ］）等が印加される。スリット５
で仕切られたベース基板１の裏面の他方の領域(半導体
ペレット２に対して外側の領域)に配置される第２電極
パッド１Ａには信号として例えば入出力信号、制御信号
等が印加される。
【００４５】前記半導体ペレット２において、外部端子
２Ａは半導体ペレット２の一辺に対して例えば１００個
ずつ配列され、その配列ピッチは例えば１００［μｍ］
程度に設定される。この外部端子２Ａの数は、半導体ペ
レット２に塔載される回路システムの高集積化や動作速
度の高速化に伴って増加される。
【００４６】前記ベース基板１において、スリット５で
仕切られたベース基板１の裏面の一方の領域に配置され
る第２電極パッド１Ａは半導体ペレット２の一辺に対し
て例えば５０個ずつ配列され、スリット５で仕切られた
ベース基板１の裏面の他方の領域に配置される第２電極
パッド１Ａは半導体ペレット２の一辺に対して例えば５
０個ずつ配列される。この第２電極パッド１Ａは半導体
ペレット２の外部端子２Ａと同様に微細化することがで
きないので、その配列ピッチは外部端子２Ａの配列ピッ
チに比べて広く構成され、例えば２００［μｍ］程度に
設定される。つまり、ベース基板１の第２電極パッド１
Ａは半導体ペレット２の一辺に対して２列で配置されて
いるので、ベース基板１の第２電極パッド１Ａの配列ピ
ッチを半導体ペレット２の外部端子２Ａの配列ピッチに
対して２倍に設定しても、半導体ペレット２の一辺に対
する第２電極パッド１Ａのパッド配列の長さを半導体ペ
レット２の一辺に配列された外部端子２Ａの端子配列の
長さとほぼ同一にすることができると共に、半導体ペレ
ット２の外部端子２Ａと対向する位置にベース基板１の
第２電極パッド１Ａを配置することができる。
【００４７】前記ベース基板１の主面のペレット塔載領
域を除くその周辺領域上は樹脂封止体７で覆われ、前記
ボンディングワイヤ６は樹脂封止体７で封止される。つ
まり、樹脂封止体７はベース基板１の主面側及びその裏
面側に形成される。樹脂封止体７は、低応力化を図る目
的として、フェノール系硬化剤、シリコーンゴム及びフ
ィラーが添加されたエポキシ系の樹脂７Ａで形成され
る。
【００４８】前記半導体ペレット２の主面と対向するそ
の裏面はベース基板１の周辺領域上を覆う樹脂封止体７
から露出される。
【００４９】前記樹脂封止体７は、図５(要部断面図)に
示す成形金型１０を用いたトランスファモールド法で形
成される。成形金型１０は、上型１０Ａと下型１０Ｂと
で形成されるキャビティ１１及びこのキャビティ１１に
連結される流入ゲート１３を備え、更に、図示していな
いが、ポット、ランナーの夫々を備えている。ポットは
ランナー、流入ゲート１３の夫々を通してキャビティ１
１に連結される。
【００５０】前記キャビティ１１は上型１０Ａに形成さ
れた凹部１１Ａと下型１０Ｂに形成された凹部１１Ｂと
で構成される。凹部１１Ａにはポットからランナー、流
入ゲート１３の夫々を通して樹脂(７Ａ)が供給される。
凹部１１Ｂにはベース基板１が装着される。
【００５１】前記凹部１１Ｂには凹部１２が形成され
る。凹部１２は、凹部１１Ｂに装着されたベース基板１
のスリット５と対向する位置に配置され、スリット５の
延在方向に沿って形成される。凹部１２には、半導体ペ
レット２の外部端子(２Ａ)とベース基板１の第２電極パ
ッド（１Ａ）とを電気的に接続したボンディングワイヤ
(６)の一部及びベース基板１の第２電極パッド(１Ａ)が
配置され、凹部１１Ａからベース基板１のスリット５を
通して樹脂(７Ａ)が供給される。
【００５２】前記凹部１２には、図示していないが、気
泡の巻き込みによるボイドの発生を防止する目的とし
て、ガス抜き孔が設けられる。
【００５３】次に、前記半導体装置の製造方法につい
て、図６乃至図９を用いて説明する。
【００５４】まず、リジット基板で構成されたベース基
板１を用意する。ベース基板１にはスリット５が形成さ
れ、その裏面には第２電極パッド（１Ａ）、第１電極パ
ッド(１Ｂ)、配線(１Ｂ1 )の夫々が配置される。
【００５５】次に、図６(断面図)に示すように、前記ベ
ース基板１の主面のペレット塔載領域上に半導体ペレッ
ト２を塔載する。半導体ペレット２はベース基板１の主
面のペレット塔載領域上に絶縁層３を介在して固着され
る。
【００５６】次に、ボンディングステージ(ヒートブロ
ック)１４上に前記半導体ペレット２を下にして前記ベ
ース基板１を装着する。ボンディングステージ１４に
は、半導体ペレット２を収納する凹部１４Ａが形成され
る。ベース基板１、半導体ペレット２の夫々はボンディ
ングステージ１４で２００［℃］前後に加熱される。
【００５７】次に、図７(要部断面図)に示すように、前
記半導体ペレット２の主面に配置された外部端子２Ａと
前記ベース基板１の裏面に配置された第２電極パッド
(１Ａ)とをボンディングワイヤ６で電気的に接続する。
ボンディングワイヤ６は、ベース基板１のスリット５を
通して、半導体ペレット２の外部端子２Ａ、ベース基板
１の第２電極パッド(１Ａ)の夫々に接続される。ボンデ
ィングワイヤ６の接続は、熱圧着に超音波振動を併用し
たボンディング法で行なわれる。この工程において、ベ
ース基板１はフレキシブル基板に比べてヤング率が高く
硬いリジット基板で構成されているので、第２電極パッ
ド(１Ａ)に加えるボンディング荷重がベース基板１に吸
収されず、ボンディング荷重及び超音波振動を第２電極
パッド(１Ａ)に有効に伝えることができる。また、ベー
ス基板１はフレキシブル基板に比べて平面方向の熱膨張
係数が小さく、更にヤング率が高く曲がりにくいリジッ
ト基板で構成されているので、ベース基板１の熱膨張に
よる第２電極パッド(１Ａ）の位置及び半導体ペレット
２の外部端子２Ａの位置ずれを低減することができる。
【００５８】次に、図８（要部断面図)に示すように、
成形金型１０の上型１０Ａと下型１０Ｂとで形成される
キャビティ１１内に前記ベース基板１及び半導体ペレッ
ト２を配置すると共に、キャビティ１１の凹部１１Ｂに
ベース基板１を装着する。ボンディングワイヤ６の一部
及びベース基板１の第２電極パッド(１Ａ)は、凹部１１
Ｂに形成された凹部１２に配置される。成形金型１０
は、キャビティ１１内に供給される樹脂(７Ａ)の流動性
を高めるため、予め１７０〜１８０［℃］程度の温度に
加熱される。この工程において、ベース基板１は成形金
型１０の加熱によって１７０〜１８０［℃］程度の温度
に加熱されるが、ベース基板１はフレキシブル基板に比
べて平面方向の熱膨張係数が小さく、更にヤング率が高
く曲がりにくいリジット基板で構成されているので、成
形金型１０の加熱によるベース基板１の反り、ねじれ等
の変形を防止することができる。
【００５９】次に、前記成形金型１０のポットに樹脂タ
ブレットを投入する。樹脂タブレットは、予めヒータで
加熱され、粘度を下げてからポットに投入される。ポッ
トに投入された樹脂ダブレットは、成形金型１０から熱
を与えられ、更に粘度が下げられる。
【００６０】次に、前記樹脂タブレットをトランスファ
モールド装置のプランジャで加圧し、ポットからランナ
ー、流入ゲート１３の夫々を通してキャビティ１１の凹
部１１Ａ内及び凹部１２内に樹脂７Ａを供給し、図９
(要部断面図)に示すように、ベース基板１の主面の周辺
領域上を覆い、半導体ペレット２の裏面を露出し、かつ
ボンディングワイヤ６を封止する樹脂封止体７を形成す
る。凹部１２の樹脂７Ａは、凹部１１Ａからベース基板
１のスリット５を通して供給される。この工程におい
て、凹部１１Ａからスリット５を通して凹部１２に供給
される樹脂７Ａはボンディングワイヤ６の一端側からそ
の軸方向に即ち縦方向に流れるので、ベース基板１の平
面方向に即ち横方向に樹脂が流れる場合に比べて、樹脂
の流れによるボンディングワイヤ６の変形を防止するこ
とができる。
【００６１】次に、前記成形金型１０からベース基板１
を取り出し、ベース基板１の裏面の第１電極パッド１Ｂ
の表面にバンプ電極４を電気的及び機械的に接続するこ
とにより、図１、図２、図３及び図４に示す半導体装置
がほぼ完成する。
【００６２】この後、半導体装置は製品として出荷され
る。製品として出荷された半導体装置は、図１０(断面
図)に示すように、実装基板１５の実装面上に実装さ
れ、半導体装置のバンプ電極４は実装基板１５の実装面
に配置された電極パッド１５Ａに電気的及び機械的に接
続される。半導体装置のバンプ電極４と実装基板１５の
電極パッド１５Ａとの接続は、バンプ電極４の材質によ
って異なるが、例えば２１０〜２３０［℃］程度のリフ
ロー温度雰囲気中で行なわれる。この実装工程におい
て、ベース基板１はフレキシブル基板に比べて平面方向
の熱膨張係数が小さく、更にヤング率が高く曲がりにく
いリジット基板で構成されているので、実装時のリフロ
ー熱によるベース基板１の変形を防止することができ
る。
【００６３】このように、本実施例によれば、以下の作
用効果が得られる。
【００６４】（１）ベース基板１の主面のペレット塔載
領域上に半導体ペレット２が塔載され、前記半導体ペレ
ット２の主面に配置された外部端子２Ａに前記ベース基
板１の裏面に配置された第１電極パッド１Ｂが電気的に
接続される半導体装置において、前記ベース基板１をリ
ジット基板で構成し、前記ベース基板１の第１電極パッ
ド１Ｂをその裏面に配置された第２電極パッド１Ａに電
気的に接続し、前記半導体ペレット２をその主面を下に
して前記ベース基板１の主面のペレット塔載領域上に塔
載し、前記半導体ペレット２の外部端子２Ａと前記ベー
ス基板１の第２電極パッド１Ａとを前記ベース基板１に
形成されたスリット５を通してボンディングワイヤ６で
電気的に接続する。この構成により、半導体ペレット２
の外部端子２Ａとベース基板１の電極パッド１Ｂとをボ
ンディングワイヤ６、電極パッド１Ａの夫々を介して電
気的に接続することができるので、第２電極パッド１Ａ
と第１電極パッド１Ｂとを電気的に接続するスルーホー
ル配線を廃止することができる。この結果、スルーホー
ル配線の占有面積(ランド領域の面積)に相当する分、ベ
ース基板１の外形サイズを縮小することができるので、
半導体装置の小型化を図ることができる。
【００６５】また、スルーホール配線の占有面積に相当
する分、第１電極パッド１Ｂを第２電極パッド１Ａに近
づけることができるので、第２電極パッド１Ａと第１電
極パッド１Ｂとを電気的に接続するベース基板１の配線
１Ｂ1 の長さを短くすることができる。この結果、イン
ダクタンスを低減することができるので、半導体装置の
動作速度の高速化を図ることができる。
【００６６】また、リジット基板はフレキシブル基板に
比べてヤング率が高く硬いので、半導体ペレット２の主
面に配置された外部端子２Ａとベース基板１の裏面に配
置された第２電極パッド１Ａとをボンディングワイヤ６
で電気的に接続する際、第２電極パッド１Ａに加えるボ
ンディング荷重がベース基板１に吸収されず、ボンディ
ング荷重、超音波振動が第２電極パッド１Ａに有効に伝
わる。この結果、ボンディングワイヤ６と第２電極パッ
ド１Ａとの接続強度を高めることができるので、ボンデ
ィングワイヤ６の接続不良を防止でき、半導体装置の電
気的信頼性を高めることができる。
【００６７】また、リジット基板はフレキシブル基板に
比べて平面方向の熱膨張係数が小さく、更にヤング率が
高く曲がりにくいので、実装基板１５の実装面上に半導
体装置を実装する際、実装時のリフロー熱によるベース
基板１の変形（反り、ねじれ等）を防止することができ
る。この結果、実装基板１５の実装面に対するベース基
板１の裏面の平坦度を確保することができるので、半導
体装置の実装精度を高めることができる。
【００６８】また、リジット基板はフレキシブル基板に
比べて平面方向の熱膨張係数が小さく、更にヤング率が
高く曲がりにくいので、電極パッド１Ｂの数の増加に伴
ってベース基板１の外形サイズが増加しても、ベース基
板１の反りを１００［μｍ］以内に抑えることができ
る。
【００６９】また、ベース基板１の反りを１００［μ
ｍ］以内に抑えることができるので、ベース基板１の反
りを防止する目的で設けられる補強基板を廃止すること
ができる。この結果、補強基板を設けた半導体装置に比
べて半導体装置の製造コストを低減することができる。
【００７０】また、リジット基板の裏面に第２電極パッ
ド１Ａ、第１電極パッド１Ｂ、配線１Ｂ1 の夫々を配置
した単層構造のプリント配線基板でベース基板１を構成
することができるので、リジット基板の主面及び裏面に
配置した２層構造のプリント配線基板で構成されるベー
ス基板に比べてベース基板１の部品コストを低減するこ
とができる。この結果、半導体装置の製造コストを低減
することができる。
【００７１】（２）前記スリット５を前記半導体ペレッ
ト２の主面に複数配列された外部端子２Ａの配列方向に
沿って形成し、かつ前記半導体ペレット２の外部端子２
Ａ上に配置する。この構成により、スリット５は半導体
ペレット２の専有面積内に配置されるので、スリット５
の専有面積に相当するベース基板１の外形サイズの大型
化を抑制することができる。
【００７２】（３）前記電極パッド１Ａを前記スリット
５で仕切られたベース基板１の裏面の両脇の夫々の領域
に配置する。この構成により、半導体ペレット２の外部
端子２Ａとベース基板１の第２電極パッド１Ａとを電気
的に接続する電源経路を増加することができるので、信
号の同時切り替え時に発生する電源ノイズを低減するこ
とができ、半導体装置の誤動作を防止できる。
【００７３】また、半導体ペレット２の外部端子２Ａの
配列ピッチに対してベース基板１の第２電極パット１Ａ
の配列ピッチを広く構成しても、半導体ペレット２の一
辺に対する第２電極パッド１Ａのパッド配列の長さを半
導体ペレット２の一辺に配列された外部端子２Ａの端子
配列の長さとほぼ同一にすることができるので、第２電
極パッド１Ａのパッド配列の長さに起因するボンディン
グワイヤ６のワイヤ長の増加を防止することができ、ト
ランスファモールド法に基づいてボンディングワイヤ６
を封止体７で封止する際、樹脂の流動によるボンディン
グワイヤ６のワイヤ流れを防止することができる。
【００７４】また、半導体ペレット２の外部端子２Ａと
対向する位置にベース基板１の第２電極パッド１Ａを配
置することができるので、ボンディングワイヤ６の長さ
を均一にすることができ、半導体ペレット２の外部端子
２Ａとベース基板１の第２電極パッド１Ａとの間におけ
る信号経路のインダクタンスを均一にすることができ
る。
【００７５】（４）前記半導体ペレット２の主面と対向
するその裏面を前記ベース基板１の主面の周辺領域上を
覆う樹脂封止体７から露出させる。この構成により、半
導体ペレット２に塔載された回路システムの動作で発生
する熱を半導体ペレット２の裏面から外部に放出するこ
とができるので、半導体装置の放熱効率を高めることが
できる。
【００７６】また、ベース基板１の機械的強度を樹脂封
止体７の機械的強度で補うことができるので、実装時の
リフロー熱によるベース基板１の変形(反り、ねじれ等)
を防止することができる。
【００７７】（５）前記ボンディングワイヤ６を樹脂封
止体７で封止する。この構成により、外部からの衝撃や
接触によるボンディングワイヤ６の変形を防止すること
ができるので、半導体装置の電気的信頼性を高めること
ができる。
【００７８】（６）樹脂封止体７をベース基板１の主面
側及びその裏面側に形成する。この構成により、温度サ
イクル試験時やバンプ電極４の接続時に発生する熱スト
レスでベース基板１から樹脂封止体７が剥がれるのを防
止することができるので、半導体装置の信頼性を高める
ことができる。
【００７９】（７）ベース基板１の主面のペレット塔載
領域上に半導体ペレット２が塔載され、前記半導体ペレ
ット２の主面に配置された外部端子２Ａに前記ベース基
板１の裏面に配置された第１電極パッド１Ｂが電気的に
接続される半導体装置の製造方法において、リジット基
板で構成されたベース基板１の主面のペレット塔載領域
上に半導体ペレット２をその主面を下にして塔載する工
程と、前記半導体ペレット２の外部端子２Ａと、前記ベ
ース基板１の第１電極パッド１Ｂに電気的に接続され、
かつ前記ベース基板１の裏面に配置された第２電極パッ
ド１Ａとを前記ベース基板１に形成されたスリット５を
通してボンディングワイヤ６で電気的に接続する工程と
を備える。これにより、半導体ペレット２の外部端子２
Ａとベース基板１の第１電極パッド１Ｂとをボンディン
グワイヤ６、第２電極パッド１Ａの夫々を介して電気的
に接続するので、第２電極パッド１Ａと第１電極パッド
１Ｂとを電気的に接続するスルーホール配線(１Ｃ)が廃
止され、このスルーホール配線の占有面積に相当する
分、外形サイズが縮小されたベース基板１を使用するこ
とができる。この結果、外形サイズの小さい半導体装置
を製造することができる。
【００８０】また、半導体ペレット２の外部端子２Ａと
ベース基板１の第１電極パッド１Ｂとをボンディングワ
イヤ６、第２電極パッド１Ａの夫々を介して電気的に接
続するので、第２電極パッド１Ａと第１電極パッド１Ｂ
とを電気的に接続するスルーホール配線(１Ｃ)が廃止さ
れ、このスルーホール配線の占有面積に相当する分、第
２電極パッド１Ａと第１電極パッド１Ｂとを電気的に接
続する配線１Ｂ1 の長が短いベース基板１を使用するこ
とができる。この結果、動作速度が速い半導体装置を製
造することができる。
【００８１】フレキシブル基板に比べてヤング率が高く
硬いリジット基板で構成されたベース基板１を使用して
いるので、半導体ペレット２の主面に配置された外部端
子２Ａとベース基板１の裏面に配置された第２電極パッ
ド１Ａとをボンディングワイヤ６で電気的に接続する
際、第２電極パッド１Ａに加えるボンディング荷重がベ
ース基板１に吸収されず、ボンディング荷重、超音波振
動が第２電極パッド１Ａに有効に伝わる。この結果、ボ
ンディングワイヤ６と第２電極パッド１Ａとの接続強度
を高めることができるので、電気的信頼性の高い半導体
装置を製造することができる。
【００８２】また、フレキシブル基板に比べて平面方向
の熱膨張係数が小さく、更にヤング率が高く曲がりにく
いリジット基板で構成されたベース基板１を使用してい
るので、実装基板１５の実装面上に半導体装置を実装す
る際、実装時のリフロー熱によるベース基板１の変形
(反り、ねじれ等)を防止することができる。この結果、
実装基板１５の実装面に対するベース基板１の裏面の平
坦度を確保することができるので、実装精度の高い半導
体装置を製造することができる。
【００８３】（８）前記ボンディングワイヤ６で電気的
に接続する工程の後に、前記ベース基板１の主面の周辺
領域上を覆い、かつ前記ボンディングワイヤ６を封止す
る樹脂封止体７をトランスファモールド法で形成する工
程を備える。これにより、フレキシブル基板に比べて平
面方向の熱膨張係数が小さく、更に、ヤング率が高く曲
がりにくいリジット基板で構成されたベース基板１を使
用しているので、成形金型１０の加熱によるベース基板
１の反り、ねじれ等の変形を防止することができる。
【００８４】また、凹部１１Ａからスリット５を通して
凹部１２に供給される樹脂７Ａはボンディングワイヤ６
の一端側からその軸方向に即ち縦方向に流れるので、ベ
ース基板１の平面方向に即ち横方向に樹脂が流れる場合
に比べて、樹脂７Ａの流れによるボンディングワイヤ６
の変形を防止することができる。
【００８５】なお、前記樹脂封止体７は、図１１(断面
図)に示すように、第２電極パッド１Ａ、第１電極パッ
ド１Ｂの夫々の表面上を除くベース基板１の裏面上に形
成してもよい。この場合、ベース基板１を樹脂封止体７
で挾み込む形状になるので、ベース基板１の反りを防止
することができる。
【００８６】また、前記ベース基板１は、図示していな
いが、リジット基板を複数枚積み重ねた積層構造で構成
してもよい。この場合、フレキシブル基板を複数枚積み
重ねて形成した積層構造のベース基板に比べて、半導体
装置の製造コストを低減することができる。
【００８７】（実 施 例 ２）本発明の実施例２である
ＢＧＡ構造を採用する半導体装置の概略構成を図１２
(断面図)及び図１３（裏面側の樹脂封止体を除去した状
態を示す裏面側の要部拡大平面図）に示す。
【００８８】図１２及び図１３に示すように、半導体装
置は、ベース基板１の主面のペレット塔載領域上に絶縁
層３を介在して半導体ペレット２をフェースダウン方式
で塔載し、ベース基板１の裏面側に複数のバンプ電極４
を格子状に配置する。
【００８９】前記半導体ペレット２の主面の中央部に
は、その長辺に沿って配列された複数の外部端子２Ａが
配置される。この複数の外部端子２Ａの夫々は、ベース
基板１の裏面に配置された複数の第２電極パッド１Ａの
夫々に、ベース基板１に形成されたスリット５を通して
ボンディングワイヤ６で電気的に接続される。複数の第
２電極パッド１Ａの夫々はベース基板１の裏面に配置さ
れた複数の第１電極パッド１Ｂの夫々に配線１Ｂ1 を介
して電気的に接続される。この複数の第１電極パッド１
Ｂの夫々の表面にはバンプ電極４が電気的かつ機械的に
接続される。つまり、半導体ペレット２の外部端子２Ａ
は、ボンディングワイヤ６、第２電極パッド１Ａ、配線
１Ｂ1 の夫々を介して第１電極パッド１Ｂに電気的に接
続される。
【００９０】前記ベース基板１のスリット５は、半導体
ペレット２の主面の中央部にその長辺に沿って配列され
た複数の外部端子２Ａの配列方向に沿って形成される。
また、スリット５は、ベース基板１の裏面側の開口寸法
に比べてその主面側の開口寸法を小さくしたテーパ形状
で構成される。
【００９１】このように、本実施例によれば、前述の実
施例１と同様の作用効果が得られると共に、スリット５
をテーパ形状に構成することにより、半導体ペレット２
の外部端子２Ａにボンディングワイヤ６の一端をボンデ
ィングする際、ベース基板１とボンディングツールとの
接触を防止することができるので、ボンディング工程に
おける半導体装置の組立て歩留まりを高めることができ
る。
【００９２】（実 施 例 ３）本発明の実施例３である
ＢＧＡ構造を採用する半導体装置の概略構成を図１４
(裏面側の樹脂封止体を除去した状態を示す裏面側の要
部平面図)に示す。
【００９３】図１４に示すように、半導体装置は、ベー
ス基板１の主面のペレット塔載領域上に絶縁層(３)を介
在して半導体ペレット２をフェースダウン方式で塔載
し、ベース基板１の裏面側に複数のバンプ電極４を格子
状に配置する。
【００９４】前記半導体ペレット２の主面の外周囲に
は、その各辺に沿って配列された複数の外部端子２Ａが
配置される。また、半導体ペレット２の主面の中央部に
は、その長辺若しくは短辺に沿って配列された複数の外
部端子２Ａが配置される。この複数の外部端子２Ａの夫
々は、ベース基板１の裏面に配置された複数の第２電極
パッド１Ａの夫々に、ベース基板１に形成されたスリッ
ト５を通してボンディングワイヤ６で電気的に接続され
る。複数の第２電極パッド１Ａの夫々は、ベース基板１
の裏面に配置された複数の第１電極パッド１Ｂの夫々に
配線(１Ｂ1 )を介して電気的に接続される。この複数の
第１電極パッド１Ｂの夫々の表面上にはバンプ電極４が
電気的及び機械的に接続される。つまり、半導体ペレッ
ト２の外部端子２Ａは、ボンディングワイヤ６、第２電
極パッド１Ａ、配線１Ｂ1 の夫々を介して第１電極パッ
ド１Ｂに電気的に接続される。
【００９５】前記ベース基板１のスリット５は、半導体
ペレット２の各辺毎に配置されると共に、半導体ペレッ
ト２の中央部の位置に配置される。つまり、本実施例の
ベース基板１は５本のスリット５を配置する。この５本
のスリット５の夫々は半導体ペレット２の外部端子２Ａ
上に配置される。
【００９６】このように、本実施例によれば、前述の実
施例１と同様の作用効果が得られる。また、スリット５
を半導体ペレット２の各辺毎及び半導体ペレット２の中
央部の位置に配置することにより、半導体ペレット２の
主面に配置される外部端子２Ａの数を増加することがで
きると共に、ベース基板１の裏面に配置される第２電極
パッド１Ａの数を増加することができるので、半導体ペ
レット２の外部端子２Ａとベース基板１の電極パッド１
Ａとを電気的に接続する電源経路を増加することがで
き、出力信号の同時切り替え時に発生する電源ノイズを
更に低減することができる。また、半導体ペレット２の
外部端子２Ａとベース基板１の第２電極パッド１Ａとを
電気的に接続する信号経路を増加することができ、外部
端子２Ａの数で律則される半導体ペレット２の外形サイ
ズを縮小することができる。
【００９７】なお、本実施例は、半導体ペレット２の中
央部の位置にスリット５を１本配置した構成で説明した
が、半導体ペレット２の中央部の位置にスリット５を平
行若しくは交差するように複数本配置し、スリット５の
本数を増加することにより、ベース基板１の第２電極パ
ッド１Ａの数及び半導体ペレット２の外部端子２Ａの数
を更に増加することができる。
【００９８】（実 施 例 ４）本発明の実施例４である
ＢＧＡ構造を採用する半導体装置の概略構成を図１５
(裏面側の樹脂封止体を除去した状態を示す裏面側の要
部平面図)に示す。
【００９９】図１５に示すように、半導体装置は、ベー
ス基板１の主面のペレット塔載領域上に絶縁層(３)を介
在して半導体ペレット２をフェースダウン方式で塔載
し、ベース基板１の裏面側に複数のバンプ電極４を格子
状に配置する。ベース基板１は例えば３層配線構造のプ
リント配線基板で構成される。
【０１００】前記半導体ペレット２の主面の外周囲に
は、その各辺に沿って配列された複数の外部端子２Ａが
配置される。この複数の外部端子２Ａの夫々は、ベース
基板１の裏面に配置された複数の第２電極パッド１Ａの
夫々に、ベース基板１に形成されたスリット５を通して
ボンディングワイヤ６で電気的に接続される。
【０１０１】前記複数の第２電極パッド１Ａのうち、電
極パッド１Ａ2 は電極プレート８Ａと一体に形成され
る。この電極プレート８Ａはスルーホール配線(図示せ
ず)及びベース基板１の内部配線(図示せず)を介して他
の電極プレード８Ａに電気的に接続される。電極プレー
ト８Ａには電源として例えば基準電位(例えば０［Ｖ］)
が印加される。前記複数の第２電極パッド１Ａのうち、
電極パッド１Ａ3 は電極プレート８Ｂと一体に形成され
る。この電極プレート８Ａには、電源として例えば動作
電位(例えば３．３［Ｖ］)が印加される。
【０１０２】このように、本実施例によれば、ベース基
板１の主面に配置された第２電極パッド(１Ａ)とその裏
面に配置された第１電極パッド１Ｂとを電気的に接続す
るスルーホール配線(１Ｃ)の廃止によって電極プレート
８Ａ、電極プレート８Ｂの夫々をベース基板１の裏面側
に配置することができるので、バンプ電極４の配置を自
由に設定でき、半導体ペレット２の外部端子２Ａとバン
プ電極４との距離を短くすることができる。この結果、
インダクタンスを低減することができるので、半導体装
置の動作速度の高速化を図ることができる。
【０１０３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【０１０４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１０５】ベース基板の主面のペレット塔載面上に半
導体ペレットが塔載され、前記半導体ペレットの主面に
配置された外部端子に前記ベース基板の裏面に配置され
た第１電極パッドが電気的に接続される半導体装置の小
型化を図ることができる。
【０１０６】また、前記半導体装置の動作速度の高速化
を図ることができる。
【０１０７】また、前記半導体装置の電気的信頼性を高
めることができる。
【０１０８】また、前記半導体装置の実装精度を高める
ことができる。
【図面の簡単な説明】
【図１】本発明の実施例１であるＢＧＡ構造を採用する
半導体装置の主面側の平面図。
【図２】図１に示すＡ−Ａ線の位置で切った断面図。
【図３】図２の要部拡大断面図。
【図４】前記半導体装置の裏面側の樹脂封止体を除去し
た状態を示す裏面側の要部拡大平面図。
【図５】前記半導体装置の樹脂封止体を形成する成形金
型の要部断面図。
【図６】前記半導体装置の製造方法を説明するための断
面図。
【図７】前記半導体装置の製造方法を説明するための要
部断面図。
【図８】前記半導体装置の製造方法を説明するための要
部断面図。
【図９】前記半導体装置の製造方法を説明するための要
部断面図。
【図１０】前記半導体装置を実装基板に実装した状態を
示す要部断面図。
【図１１】前記半導体装置の変形例を示す断面図。
【図１２】本発明の実施例２であるＢＧＡ構造を採用す
る半導体装置の断面図。
【図１３】前記半導体装置の裏面側の樹脂封止体を除去
した状態を示す裏面側の要部拡大平面図。
【図１４】本発明の実施例３であるＢＧＡ構造を採用す
る半導体装置の裏面側の樹脂封止体を除去した状態を示
す裏面側の要部平面図。
【図１５】本発明の実施例４であるＢＧＡ構造を採用す
る半導体装置の裏面側の樹脂封止体を除去した状態を示
す裏面側の要部平面図。
【図１６】従来のＢＧＡ構造を採用する半導体装置の要
部断面図。
【符号の説明】
１…ベース基板、１Ａ…電極パッド、１Ｂ…電極パッ
ド、２…半導体ペレット、２Ａ…外部端子、３…絶縁
層、４…バンプ電極、５…スリット、６…ボンディング
ワイヤ、７…樹脂封止体、７Ａ…樹脂、８Ａ，８Ｂ…電
極プレート、１０…成形金型、１０Ａ…上型、１０Ｂ…
下型、１１…キャビティ、１１Ａ，１１Ｂ，１２…凹
部、１３…流入ゲート、１４…ヒートステージ、１４Ａ
…凹部、１５…実装基板、１５Ａ…電極パッド。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ベース基板の主面のペレット塔載領域上
    に半導体ペレットが塔載され、前記半導体ペレットの主
    面に配置された外部端子に前記ベース基板の裏面に配置
    された第１電極パッドが電気的に接続される半導体装置
    において、前記ベース基板がリジット基板で構成され、
    前記ベース基板の第１電極パッドがその裏面に配置され
    た第２電極パッドに電気的に接続され、前記半導体ペレ
    ットがその主面を下にして前記ベース基板の主面のペレ
    ット塔載領域上に塔載され、前記半導体ペレットの外部
    端子と前記ベース基板の第２電極パッドとが前記ベース
    基板に形成されたスリットを通してボンディングワイヤ
    で電気的に接続されることを特徴とする半導体装置。
  2. 【請求項２】 前記スリットは、前記半導体ペレットの
    主面に複数配列された外部端子の配列方向に沿って形成
    され、かつ前記半導体ペレットの外部端子上に配置され
    ることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記ベース基板の第２電極パッドは、前
    記スリットで仕切られたベース基板の裏面の両脇の夫々
    の領域に配置されることを特徴とする請求項１又は請求
    項２に記載の半導体装置。
  4. 【請求項４】 前記スリットで仕切られたベース基板の
    裏面の一方の領域に配置される第２電極パッドには電源
    が印加され、前記スリットで仕切られたベース基板の裏
    面の他方の領域に配置される第２電極パッドには信号が
    印加されることを特徴とする請求項３に記載の半導体装
    置。
  5. 【請求項５】 前記半導体ペレットの裏面は、前記ベー
    ス基板の主面の周辺領域上を覆う樹脂封止体から露出さ
    れることを特徴とする請求項１乃至請求項４のうちいず
    れか１項に記載の半導体装置。
  6. 【請求項６】 前記ボンディングワイヤは樹脂封止体で
    封止されることを特徴とする請求項１乃至請求項５のう
    ちいずれか１項に記載の半導体装置。
  7. 【請求項７】 前記ベース基板の第１電極パッドの表面
    上には、バンプ電極が電気的及び機械的に接続されるこ
    とを特徴とする請求項１乃至請求項６のうちいずれか１
    項に記載の半導体装置。
  8. 【請求項８】 ベース基板の主面のペレット塔載領域上
    に半導体ペレットが塔載され、前記半導体ペレットの主
    面に配置された外部端子に前記ベース基板の裏面に配置
    された第１電極パッドが電気的に接続される半導体装置
    の製造方法において、リジット基板で構成されたベース
    基板の主面のペレット塔載領域上に半導体ペレットをそ
    の主面を下にして塔載する工程と、前記半導体ペレット
    の外部端子と前記ベース基板の第１電極パッドに電気的
    に接続され、かつ前記ベース基板の裏面に配置された第
    ２電極パッドとを前記ベース基板に形成されたスリット
    を通してボンディングワイヤで電気的に接続する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記ボンディングワイヤで電気的に接続
    する工程の後に、前記ベース基板の主面の周辺領域上を
    覆い、かつ前記ボンディングワイヤを封止する樹脂封止
    体をトランスファモールド法で形成する工程を備えたこ
    とを特徴とする請求項８に記載の半導体装置の製造方
    法。
JP12640595A 1994-12-10 1995-05-25 半導体装置及びその製造方法 Expired - Lifetime JP3487524B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP12640595A JP3487524B2 (ja) 1994-12-20 1995-05-25 半導体装置及びその製造方法
TW084106469A TW301048B (ja) 1995-05-25 1995-06-23
KR1019950044247A KR100365586B1 (ko) 1994-12-10 1995-11-28 반도체장치 및 그 제조방법
US08/570,646 US5777391A (en) 1994-12-20 1995-12-11 Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
US09/613,541 USRE41721E1 (en) 1994-12-20 2000-07-07 Semiconductor device having an improved connected arrangement between a semiconductor pellet and base substrate electrodes
US10/105,236 USRE41722E1 (en) 1994-12-20 2002-03-26 Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
US11/182,039 USRE42972E1 (en) 1994-12-20 2005-07-15 Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
US11/182,040 USRE41478E1 (en) 1994-12-20 2005-07-15 Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
US11/285,730 USRE43444E1 (en) 1994-12-20 2005-11-23 Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes
US12/805,447 USRE44148E1 (en) 1994-12-20 2010-07-30 Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31644494 1994-12-20
JP6-316444 1994-12-20
JP12640595A JP3487524B2 (ja) 1994-12-20 1995-05-25 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003322604A Division JP3883531B2 (ja) 1994-12-20 2003-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH08227908A true JPH08227908A (ja) 1996-09-03
JP3487524B2 JP3487524B2 (ja) 2004-01-19

Family

ID=26462600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12640595A Expired - Lifetime JP3487524B2 (ja) 1994-12-10 1995-05-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (7) US5777391A (ja)
JP (1) JP3487524B2 (ja)
KR (1) KR100365586B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999017364A1 (en) * 1997-09-29 1999-04-08 Raytheon Company Chip-size package using a polyimide pcb interposer
JP2004055846A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Works Ltd プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器
JP2006237633A (ja) * 1994-12-20 2006-09-07 Renesas Technology Corp 半導体装置の製造方法
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2007306038A (ja) * 2007-08-27 2007-11-22 Matsushita Electric Works Ltd プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器
JP2009506527A (ja) * 2005-08-24 2009-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ カラー変換器を備えた発光ダイオードおよびレーザーダイオードのための電気接触システム
JP2014512694A (ja) * 2011-04-21 2014-05-22 テッセラ，インコーポレイテッド ２つ以上のダイのためのマルチダイフェイスダウン積層
JP2014528650A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション 直交する窓を有するマルチダイワイヤボンドアセンブリのためのスタブ最小化
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6667560B2 (en) * 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
JPH10289932A (ja) * 1997-02-17 1998-10-27 Seiko Epson Corp キャリアフィルム及びそれを使用した集積回路装置
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6221689B1 (en) * 1997-10-24 2001-04-24 Apack Technologies Inc. Method for improving the reliability of underfill process for a chip
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
SG73490A1 (en) * 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
US6404067B1 (en) * 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
US6109369A (en) * 1999-01-29 2000-08-29 Delphi Technologies, Inc. Chip scale package
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6486538B1 (en) * 1999-05-27 2002-11-26 Infineon Technologies Ag Chip carrier having ventilation channels
US6628136B2 (en) * 1999-09-02 2003-09-30 Micron Technology, Inc. Method and apparatus for testing a semiconductor package
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
SE516936C2 (sv) * 1999-12-10 2002-03-26 Ericsson Telefon Ab L M Flytande-kristalldisplay, LCD
US6414396B1 (en) * 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6531763B1 (en) * 2000-08-15 2003-03-11 Micron Technology, Inc. Interposers having encapsulant fill control features
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
TW567594B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6528408B2 (en) * 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
JP2003007917A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
TW535244B (en) * 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure
US6857865B2 (en) * 2002-06-20 2005-02-22 Ultratera Corporation Mold structure for package fabrication
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7329545B2 (en) 2002-09-24 2008-02-12 Duke University Methods for sampling a liquid flow
US6911132B2 (en) 2002-09-24 2005-06-28 Duke University Apparatus for manipulating droplets by electrowetting-based techniques
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
FR2861895B1 (fr) 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
IL159032A0 (en) * 2003-11-24 2004-05-12 Safety Quick Light Ltd Swivellable electric socket-plug combination
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
CN101019228B (zh) * 2004-09-17 2010-12-08 富士通半导体股份有限公司 半导体器件及其制造方法
TWI241697B (en) * 2005-01-06 2005-10-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
DK1859330T3 (da) * 2005-01-28 2012-10-15 Univ Duke Apparater og fremgangsmåder til håndtering af små dråber på et trykt kredsløbskort
KR100615606B1 (ko) * 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
US20060270109A1 (en) * 2005-05-31 2006-11-30 Stephan Blaszczak Manufacturing method for an electronic component assembly and corresponding electronic component assembly
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
JP4942020B2 (ja) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
US8268246B2 (en) * 2007-08-09 2012-09-18 Advanced Liquid Logic Inc PCB droplet actuator fabrication
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
JP2012033613A (ja) * 2010-07-29 2012-02-16 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
JP2014528652A (ja) 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
RU2617284C2 (ru) * 2012-03-01 2017-04-24 Конинклейке Филипс Н.В. Устройство электронной схемы и способ его изготовления
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
KR101902996B1 (ko) * 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101934917B1 (ko) 2012-08-06 2019-01-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
ES2978965T3 (es) 2014-09-30 2024-09-23 Skyx Platforms Corp Combinación de ventilador de techo y calentador con efectos luminosos
AU2016262102B2 (en) 2015-05-12 2021-07-08 Skyx Platforms Corp. Smart quick connect device for electrical fixtures
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
MX2019010513A (es) 2017-03-05 2020-01-09 Roland Kohen Ran Dispositivo inteligente modular de conexión rápida para accesorios eléctricos.
CN110603690B (zh) 2017-03-10 2021-07-16 兰·罗兰·科恩 用于嵌入式电气设施的快速连接设备
US10826236B2 (en) 2017-04-17 2020-11-03 Ran Roland Kohen Disconnecting and supporting quick release electrical fixtures
CA3062157A1 (en) 2017-05-01 2018-11-08 Ran Roland Kohen Connecting lighting to poles without tools
KR102786992B1 (ko) 2019-02-20 2025-03-27 에스케이와이엑스 플랫폼 코포레이션 횡단 릴리스 부착 신속 접속 장치
MX2022010635A (es) 2020-02-28 2022-11-30 Skyx Platforms Corp Empotramiento de dispositivos inteligentes con conexión rápida.
US12542398B2 (en) 2021-01-07 2026-02-03 Skyx Platforms Corp. Quick connect device with wire cover
US12543586B2 (en) * 2023-08-02 2026-02-03 Nanya Technology Corporation Semiconductor package and method of manufacturing the same

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58173790A (ja) * 1982-04-06 1983-10-12 シチズン時計株式会社 表示装置と半導体装置の接続構造
JPS62272546A (ja) * 1986-05-20 1987-11-26 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JPS63261736A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd プリント配線板
JPS6481330A (en) 1987-09-24 1989-03-27 Nec Corp Film carrier semiconductor device
JPH01229257A (ja) * 1988-03-09 1989-09-12 Fuji Photo Film Co Ltd 剥離装置
JP2549899B2 (ja) 1988-09-27 1996-10-30 ワシ中越ボード株式会社 アスファルトルーフィングの修復処理工法および装置
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5852326A (en) 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5107328A (en) * 1991-02-13 1992-04-21 Micron Technology, Inc. Packaging means for a semiconductor die having particular shelf structure
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH0547829A (ja) 1991-08-15 1993-02-26 Fujitsu Ltd 半導体装置
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
US5508085A (en) * 1991-10-03 1996-04-16 Tolo, Inc. Structural elements made with cores of fiber-reinforced plastic
US5331205A (en) * 1992-02-21 1994-07-19 Motorola, Inc. Molded plastic package with wire protection
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694139B1 (fr) * 1992-07-21 1994-10-14 Aerospatiale Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JPH06314719A (ja) 1993-04-30 1994-11-08 Fujitsu Ltd 半導体装置
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
JPH10229257A (ja) * 1997-02-13 1998-08-25 Ibiden Co Ltd ガラス樹脂基板
US5843806A (en) * 1997-11-24 1998-12-01 Compeq Manufacturing Company Limited Methods for packaging tab-BGA integrated circuits
DE19910084B4 (de) * 1999-03-08 2005-09-01 Daimlerchrysler Ag Betätigungsanordnung für einen Fahrzeugsitz
TW434664B (en) * 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237633A (ja) * 1994-12-20 2006-09-07 Renesas Technology Corp 半導体装置の製造方法
WO1999017364A1 (en) * 1997-09-29 1999-04-08 Raytheon Company Chip-size package using a polyimide pcb interposer
JP2004055846A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Works Ltd プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器
JP2009506527A (ja) * 2005-08-24 2009-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ カラー変換器を備えた発光ダイオードおよびレーザーダイオードのための電気接触システム
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2007306038A (ja) * 2007-08-27 2007-11-22 Matsushita Electric Works Ltd プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器
JP2014512694A (ja) * 2011-04-21 2014-05-22 テッセラ，インコーポレイテッド ２つ以上のダイのためのマルチダイフェイスダウン積層
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
JP2014528650A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション 直交する窓を有するマルチダイワイヤボンドアセンブリのためのスタブ最小化
JP2014528651A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション 直交する窓を有するマルチダイワイヤボンドアセンブリのためのスタブ最小化

Also Published As

Publication number Publication date
USRE41721E1 (en) 2010-09-21
USRE41478E1 (en) 2010-08-10
USRE44148E1 (en) 2013-04-16
USRE42972E1 (en) 2011-11-29
US5777391A (en) 1998-07-07
KR100365586B1 (ko) 2003-03-15
JP3487524B2 (ja) 2004-01-19
USRE43444E1 (en) 2012-06-05
KR960026505A (ko) 1996-07-22
USRE41722E1 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP3487524B2 (ja) 半導体装置及びその製造方法
US6326700B1 (en) Low profile semiconductor package and process for making the same
JP5543086B2 (ja) 半導体装置及びその製造方法
JP5467959B2 (ja) 半導体装置
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP2011044654A (ja) 半導体装置
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPH10284544A (ja) 半導体装置およびその製造方法
JP3883531B2 (ja) 半導体装置
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JPH08148629A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JP3938784B2 (ja) 半導体装置
JP3938783B2 (ja) 半導体装置
JP4528977B2 (ja) 半導体装置の製造方法
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2008277872A (ja) 半導体装置
WO2017043480A1 (ja) 半導体パッケージ
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP2006319354A (ja) 半導体装置
JPH08153826A (ja) 半導体集積回路装置
JP2004327652A (ja) 半導体装置およびその製造方法
JP2008300390A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151031

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151031

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term