JPH0650853B2 - 符号誤り検出回路 - Google Patents
符号誤り検出回路Info
- Publication number
- JPH0650853B2 JPH0650853B2 JP2563487A JP2563487A JPH0650853B2 JP H0650853 B2 JPH0650853 B2 JP H0650853B2 JP 2563487 A JP2563487 A JP 2563487A JP 2563487 A JP2563487 A JP 2563487A JP H0650853 B2 JPH0650853 B2 JP H0650853B2
- Authority
- JP
- Japan
- Prior art keywords
- code error
- circuit
- signal
- error detection
- warning signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はＰＣＭ伝送における符号誤り検出回路に関す
る。
る。
（従来の技術） 従来、ＰＣＭ伝送における符号誤り警報は符号誤り検出
回路の出力が用いられていた。
回路の出力が用いられていた。
第４図は従来の符号誤り検出回路の構成を示すブロツク
図である。
図である。
図において、符号誤り検出回路Ｓ２は、タイマ回路Ｄ、
符号誤り計数回路Ａおよび保護回路Ｂで構成される。
符号誤り計数回路Ａおよび保護回路Ｂで構成される。
タイマ回路Ｄは繰り返し周期Ｔのクロツク信号５を発生
し、これを符号誤り計数回路Ａと保護回路Ｂに送る。
し、これを符号誤り計数回路Ａと保護回路Ｂに送る。
符号誤り計数回路Ａは、時間Ｔの間隔毎に符号誤りパル
ス信号１（伝送路符号誤り個数に対応するパルス数を有
する信号）のパルス数を計数し、それがｍ個以上のとき
オーバフロー信号２を発生し、保護回路Ｂに送る。
ス信号１（伝送路符号誤り個数に対応するパルス数を有
する信号）のパルス数を計数し、それがｍ個以上のとき
オーバフロー信号２を発生し、保護回路Ｂに送る。
保護回路Ｂは、オーバフロー信号２がｎ回連続して検出
されたときヒステリシス特性を持たない符号誤り検出信
号７を出力する。
されたときヒステリシス特性を持たない符号誤り検出信
号７を出力する。
上記動作により、符号誤り検出信号７が送出される確率
Ｐは時間Ｔ内の伝送路符号誤りの発生確率がポアソン分
布になることから、次式で与えられる。
Ｐは時間Ｔ内の伝送路符号誤りの発生確率がポアソン分
布になることから、次式で与えられる。
（但し、Ｔ０≪Ｔ，ε≪１） ここでＴ０は伝送路信号の周期、Ｔはタイマ回路のクロ
ツク信号出力の周期、εは伝送路での符号誤り率、ｍは
符号誤り計数回路のオーバーフロー閾値、ｎは保護回路
の保護段数を示す。式の関係を図示すると第５図のよ
うになる。ε＜ε１ではＰ≒０となりヒステリシス特性
を持たない符号誤り検出信号７は全く送出されず、ま
た、ε＞ε２ではＰ≒１となりヒステリシス特性を持た
ない符号誤り検出信号７は必ず送出される。
ツク信号出力の周期、εは伝送路での符号誤り率、ｍは
符号誤り計数回路のオーバーフロー閾値、ｎは保護回路
の保護段数を示す。式の関係を図示すると第５図のよ
うになる。ε＜ε１ではＰ≒０となりヒステリシス特性
を持たない符号誤り検出信号７は全く送出されず、ま
た、ε＞ε２ではＰ≒１となりヒステリシス特性を持た
ない符号誤り検出信号７は必ず送出される。
しかし、ε１＜ε＜ε２では、０＜Ｐ＜１となりヒステ
リシス特性を持たない符号誤り検出信号７は時間経過と
ともに送出されたり、されなかつたりしてばたつく。
リシス特性を持たない符号誤り検出信号７は時間経過と
ともに送出されたり、されなかつたりしてばたつく。
（発明が解決しようとする問題点） したがつて上記符号誤り検出信号７を警報出力とし制御
信号、例えばループ形ローカルエリアネツトワークにお
けるループバツク切替え制御信号として使用する場合に
は伝送路上での符号誤り率εが定常的にε１＜ε＜ε２
であつたとき、ループバツク切替え制御が時間的にばた
つき、その結果ループ形ローカルエリアネツトワーク全
体が擾乱状態になつてしまうという欠点があつた。
信号、例えばループ形ローカルエリアネツトワークにお
けるループバツク切替え制御信号として使用する場合に
は伝送路上での符号誤り率εが定常的にε１＜ε＜ε２
であつたとき、ループバツク切替え制御が時間的にばた
つき、その結果ループ形ローカルエリアネツトワーク全
体が擾乱状態になつてしまうという欠点があつた。
本発明の目的は自体が出力する符号誤り検出信号を良好
な切替え信号として用いることができる符号誤り検出回
路を提供することにある。
な切替え信号として用いることができる符号誤り検出回
路を提供することにある。
（問題点を解決するための手段） 前記目的を達成するために本発明による符号誤り検出回
路はクロツクパルスを発生するタイマと、前記クロツク
パルスの周期毎に符号誤りパルスを計数し、所定値に達
つしたときオーバフロー信号を出力する符号誤り計数回
路と、前記オーバフロー信号を所定の数連続して検出し
たとき符号誤り警報信号を出力する保護回路と、前記符
号誤り警報信号をＮ段シフトさせるＮ段シフトレジスタ
と、前記Ｎ段のシフト出力およびヒステリシウス特性を
有する符号誤り警報信号を入力とし、Ｎより小さい値の
所定値に達したとき前記ヒステリシス特性を有する符号
誤り警報信号を出力する多数決回路とから構成されてい
る。
路はクロツクパルスを発生するタイマと、前記クロツク
パルスの周期毎に符号誤りパルスを計数し、所定値に達
つしたときオーバフロー信号を出力する符号誤り計数回
路と、前記オーバフロー信号を所定の数連続して検出し
たとき符号誤り警報信号を出力する保護回路と、前記符
号誤り警報信号をＮ段シフトさせるＮ段シフトレジスタ
と、前記Ｎ段のシフト出力およびヒステリシウス特性を
有する符号誤り警報信号を入力とし、Ｎより小さい値の
所定値に達したとき前記ヒステリシス特性を有する符号
誤り警報信号を出力する多数決回路とから構成されてい
る。
（実施例） 以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明による符号誤り検出回路の実施例を示す
ブロツク図である。
第１図は本発明による符号誤り検出回路の実施例を示す
ブロツク図である。
図において、第４図と同じ回路および信号線には同じ符
号を付してある。保護回路Ｂからの符号誤り警報信号は
Ｎ段シフトレジスタＣに入力され、、Ｎ段シフトレジス
タＣのＮシフト出力は多数決回路Ｅの入力の一部に接続
されている。多数決回路Ｅから出力されるヒステリシス
特性を有する符号誤り警報信号は多数決回路Ｅの入力の
残りの一部に接続されている。
号を付してある。保護回路Ｂからの符号誤り警報信号は
Ｎ段シフトレジスタＣに入力され、、Ｎ段シフトレジス
タＣのＮシフト出力は多数決回路Ｅの入力の一部に接続
されている。多数決回路Ｅから出力されるヒステリシス
特性を有する符号誤り警報信号は多数決回路Ｅの入力の
残りの一部に接続されている。
第２図は伝送路符号誤り率εに対する符号誤り検出確率
Ｐの関係を示す図である。
Ｐの関係を示す図である。
警報出力６が異常時の符号誤り検出特性は、１点鎖線で
示され、ε≦ε1-1 でＰ≒０，ε≧ε1-2 でＰ≒１とな
る。
示され、ε≦ε1-1 でＰ≒０，ε≧ε1-2 でＰ≒１とな
る。
また、警報出力が正常時の符号誤り検出特性は、実線で
示され、ε≦ε2-1 でＰ≒０，ε≧ε2-2 でＰ≒１とな
る。また、ε1-1 とε1-2 はε1-1 ＞ε2-2 なる関係を
持つ。
示され、ε≦ε2-1 でＰ≒０，ε≧ε2-2 でＰ≒１とな
る。また、ε1-1 とε1-2 はε1-1 ＞ε2-2 なる関係を
持つ。
次に本発明の回路の動作について説明する。符号誤り計
数回路Ａと保護回路Ｂを通して得られたヒステリシス特
性を持たない符号誤り警報信号出力７は、Ｎ段シフトレ
ジスタＣを通してタイマＤのＮ周期分収集され、現在の
警報出力６からのＭ本の帰還警報入力４とともに多数決
回路Ｅに入力され、その結果が新しい警報信号出力６と
して出力される。
数回路Ａと保護回路Ｂを通して得られたヒステリシス特
性を持たない符号誤り警報信号出力７は、Ｎ段シフトレ
ジスタＣを通してタイマＤのＮ周期分収集され、現在の
警報出力６からのＭ本の帰還警報入力４とともに多数決
回路Ｅに入力され、その結果が新しい警報信号出力６と
して出力される。
第３図は伝送符号誤り率εと警報信号６との関係を示す
図である。
図である。
符号誤り状態から符号状態でなくなつた場合には→
→→の過程を経て符号誤り非検出出力となり、符号
誤りのない状態から符号誤りの状態になつた場合、→
→→の過程を経て符号誤り検出出力となる。
→→の過程を経て符号誤り非検出出力となり、符号
誤りのない状態から符号誤りの状態になつた場合、→
→→の過程を経て符号誤り検出出力となる。
以上のような動作の結果、警報出力６はヒステリシス特
性を持つこととなる。
性を持つこととなる。
ここで具体的な数字を用いて動作を説明する。説明の容
易化のため、多数決回路へのＮ段の入力を「２０」と
し、判定値を「１０」とする。また、警報出力６の帰還
入力Ｍを「６」とする。２０個のシフト出力のうち１０
個以上に符号誤り警報信号が現われると多数決回路Ｅは
警報検出出力となるので、多数決回路Ｅの入力全体の値
は１０＋６＝「１６」となる。この状態で、２０個のシ
フト出力のうち符号誤り警報信号が「４」個まで減少し
ても４＋６＝「１０」となり、ここまでは警報出力６は
維持される。しかし、符号誤り警報信号が「３」になる
と多数決回路入力が「９」となるため、警報非検出出力
となる。
易化のため、多数決回路へのＮ段の入力を「２０」と
し、判定値を「１０」とする。また、警報出力６の帰還
入力Ｍを「６」とする。２０個のシフト出力のうち１０
個以上に符号誤り警報信号が現われると多数決回路Ｅは
警報検出出力となるので、多数決回路Ｅの入力全体の値
は１０＋６＝「１６」となる。この状態で、２０個のシ
フト出力のうち符号誤り警報信号が「４」個まで減少し
ても４＋６＝「１０」となり、ここまでは警報出力６は
維持される。しかし、符号誤り警報信号が「３」になる
と多数決回路入力が「９」となるため、警報非検出出力
となる。
（発明の効果） 以上、説明したように本発明によれば伝送路符号誤り率
の如何にかかわらず、ばたつきのない符号誤り警報出力
が得られるという効果がある。
の如何にかかわらず、ばたつきのない符号誤り警報出力
が得られるという効果がある。
第１図は本発明による符号誤り検出回路の実施例を示す
ブロツク図、第２図は本発明の符号誤り検出確率特性を
示す図、第３図は伝送符号誤り率εに対する符号誤り警
報信号の発生状態を示す図、第４図は従来の符号誤り検
出回路の構成図、第５図は従来の符号誤り検出回路の符
号誤り検出確率特性を示す図である。 Ｓ１，Ｓ２……符号誤り検出回路 Ａ……符号誤り計数回路、Ｂ……保護回路 Ｃ……Ｎ段シフトレジスタ、Ｄ……タイマ Ｅ……多数決回路、１……符号誤りパルス ２……オーバフロー信号 ３……Ｎ段符号誤り警報信号 ４……帰還警報入力 ５……クロツクパルス信号 ６……ヒステリシス特性を持つ符号誤り警報信号出力 ７……ヒステリシス特性を持たない符号誤り警報信号出
力
ブロツク図、第２図は本発明の符号誤り検出確率特性を
示す図、第３図は伝送符号誤り率εに対する符号誤り警
報信号の発生状態を示す図、第４図は従来の符号誤り検
出回路の構成図、第５図は従来の符号誤り検出回路の符
号誤り検出確率特性を示す図である。 Ｓ１，Ｓ２……符号誤り検出回路 Ａ……符号誤り計数回路、Ｂ……保護回路 Ｃ……Ｎ段シフトレジスタ、Ｄ……タイマ Ｅ……多数決回路、１……符号誤りパルス ２……オーバフロー信号 ３……Ｎ段符号誤り警報信号 ４……帰還警報入力 ５……クロツクパルス信号 ６……ヒステリシス特性を持つ符号誤り警報信号出力 ７……ヒステリシス特性を持たない符号誤り警報信号出
力
Claims (1)
- 【請求項１】クロツクパルスを発生するタイマと、前記
クロツクパルスの周期毎に符号誤りパルスを計数し、所
定値に達つしたときオーバフロー信号を出力する符号誤
り計数回路と、前記オーバフロー信号を所定の数連続し
て検出したとき符号誤り警報信号を出力する保護回路
と、前記符号誤り警報信号をＮ段シフトさせるＮ段シフ
トレジスタと、前記Ｎ段のシフト出力およびヒステリス
特性を有する符号誤り警報信号を入力とし、Ｎより小さ
い値の所定値に達したとき前記ヒステリシス特性を有す
る符号誤り警報信号を出力する多数決回路とから構成し
たＰＣＭ伝送における符号誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2563487A JPH0650853B2 (ja) | 1987-02-06 | 1987-02-06 | 符号誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2563487A JPH0650853B2 (ja) | 1987-02-06 | 1987-02-06 | 符号誤り検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193733A JPS63193733A (ja) | 1988-08-11 |
| JPH0650853B2 true JPH0650853B2 (ja) | 1994-06-29 |
Family
ID=12171290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2563487A Expired - Lifetime JPH0650853B2 (ja) | 1987-02-06 | 1987-02-06 | 符号誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650853B2 (ja) |
-
1987
- 1987-02-06 JP JP2563487A patent/JPH0650853B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63193733A (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3671959A (en) | Binary to ternary converter | |
| JPH0650853B2 (ja) | 符号誤り検出回路 | |
| US5428654A (en) | Up/down counter apparatus | |
| JPH0666760B2 (ja) | 符号誤り検出回路 | |
| SU1575200A1 (ru) | Генератор повторных вызовов в системах массового обслуживани | |
| SU966914A1 (ru) | Двоичный счетчик с контролем ошибок | |
| JPS6390236A (ja) | 誤り率劣化警報回路 | |
| SU886261A2 (ru) | Анализатор состо ни сети обмена дискретными сообщени ми | |
| KR920007076B1 (ko) | Pcm디코더의 동기 보호회로 | |
| JPH04361418A (ja) | リングオシレータ | |
| SU515289A1 (ru) | Делитель частоты импульсов | |
| JPH0222567A (ja) | デューティ検出回路 | |
| JPS63193734A (ja) | 符号誤り検出回路 | |
| SU819968A1 (ru) | Делитель частоты следовани импульсовС дРОбНыМ КОэффициЕНТОМ дЕлЕНи | |
| JPH0468633A (ja) | 二次データチャネル伝送方式 | |
| SU1083188A1 (ru) | Генератор потоков случайных событий | |
| SU428385A1 (ja) | ||
| SU1131030A1 (ru) | Устройство защиты от импульсных помех | |
| JP2606425B2 (ja) | 障害状態検出回路 | |
| SU498723A1 (ru) | Широтно-импульсный модул тор бинарного кода | |
| SU497583A1 (ru) | Устройство дл сравнени чисел | |
| SU1429120A1 (ru) | Сумматор двоичного кода по модулю два с контролем | |
| SU705689A1 (ru) | Счетчик | |
| SU1647890A1 (ru) | Декадное счетное устройство | |
| SU1163334A1 (ru) | Устройство дл вычислени отношени временных интервалов |