JPH0650978Y2 - 貼り合わせsoi半導体基板製造用治具 - Google Patents
貼り合わせsoi半導体基板製造用治具Info
- Publication number
- JPH0650978Y2 JPH0650978Y2 JP16964687U JP16964687U JPH0650978Y2 JP H0650978 Y2 JPH0650978 Y2 JP H0650978Y2 JP 16964687 U JP16964687 U JP 16964687U JP 16964687 U JP16964687 U JP 16964687U JP H0650978 Y2 JPH0650978 Y2 JP H0650978Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- jig
- semiconductor wafer
- bonded
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Description
【考案の詳細な説明】 〔概要〕 貼り合わされるべき2枚のウェーハを積層する作業にお
いて、それぞれウェーハの周辺をおゝむね正確に重ね合
わせることができ、使用不能の無駄な領域を少なくする
ことを可能にする貼り合わせSOI半導体基板製造用治具
に関し、 真空中において2枚の半導体ウェーハの周辺が正確に合
致するように重ね合わせることを可能にする貼り合わせ
SOI半導体基板製造用治具を提供することを目的とし、 平板状加熱器上に載置され、貼り合わされる半導体基板
の外周より僅かに大きな内周を有し石英などの輪状体よ
りなる半導体ウェーハ用ガイドを主体とし、この主体を
なす半導体ウェーハ用ガイドに、貼り合わされる半導体
基板を逐次載置する作業に使用される棒状体よりなる半
導体ウェーハ誘導子を挿入するスリットが設けられる
か、または、貼り合わされる半導体基板を載置した後、
抜き出すことが可能な薄い底板を、上記の主体、すなわ
ち、輪状体よりなる半導体ウェーハ用ガイドに付加する
ように構成される。
いて、それぞれウェーハの周辺をおゝむね正確に重ね合
わせることができ、使用不能の無駄な領域を少なくする
ことを可能にする貼り合わせSOI半導体基板製造用治具
に関し、 真空中において2枚の半導体ウェーハの周辺が正確に合
致するように重ね合わせることを可能にする貼り合わせ
SOI半導体基板製造用治具を提供することを目的とし、 平板状加熱器上に載置され、貼り合わされる半導体基板
の外周より僅かに大きな内周を有し石英などの輪状体よ
りなる半導体ウェーハ用ガイドを主体とし、この主体を
なす半導体ウェーハ用ガイドに、貼り合わされる半導体
基板を逐次載置する作業に使用される棒状体よりなる半
導体ウェーハ誘導子を挿入するスリットが設けられる
か、または、貼り合わされる半導体基板を載置した後、
抜き出すことが可能な薄い底板を、上記の主体、すなわ
ち、輪状体よりなる半導体ウェーハ用ガイドに付加する
ように構成される。
本考案は、貼り合わせSOI半導体基板製造用治具に関す
る。特に、貼り合わされるべき2枚のウェーハを積層す
る作業において、それぞれウェーハの周辺をおゝむね正
確に重ね合わせることができ、使用不能の無駄な領域を
少なくすることを可能にする貼り合わせSOI半導体基板
製造用治具に関する。
る。特に、貼り合わされるべき2枚のウェーハを積層す
る作業において、それぞれウェーハの周辺をおゝむね正
確に重ね合わせることができ、使用不能の無駄な領域を
少なくすることを可能にする貼り合わせSOI半導体基板
製造用治具に関する。
いわゆるSOI基板を製造する方法の1種に、2枚のシリ
コンウェーハの少なくとも1枚を酸化して、その少なく
とも1方の表面に1μm以下の厚さ例えば厚さ0.5μm
の二酸化シリコン膜を形成し、これらの2枚のシリコン
ウェーハを、上記の二酸化シリコン膜が中間層になるよ
うに重ね合わせた状態で、800〜1,200℃程度に加熱して
2枚のシリコンウェーハを貼り合わせ、上層のシリコン
ウェーハを研磨またはエッチング等して薄膜化する貼り
合わせ型のSOI基板の製造方法が知られている。
コンウェーハの少なくとも1枚を酸化して、その少なく
とも1方の表面に1μm以下の厚さ例えば厚さ0.5μm
の二酸化シリコン膜を形成し、これらの2枚のシリコン
ウェーハを、上記の二酸化シリコン膜が中間層になるよ
うに重ね合わせた状態で、800〜1,200℃程度に加熱して
2枚のシリコンウェーハを貼り合わせ、上層のシリコン
ウェーハを研磨またはエッチング等して薄膜化する貼り
合わせ型のSOI基板の製造方法が知られている。
上記の貼り合わせ型のSOI基板を製造する工程は、2枚
の半導体基板1、2のうち少なくとも1枚の少なくとも
1表面に酸化半導体膜3を形成し、該酸化半導体膜3を
介して前記2枚の半導体基板1、2を接触させるように
して、平板状加熱器4の上に載置して、2枚の半導体基
板1、2を一体化することが一般である。
の半導体基板1、2のうち少なくとも1枚の少なくとも
1表面に酸化半導体膜3を形成し、該酸化半導体膜3を
介して前記2枚の半導体基板1、2を接触させるように
して、平板状加熱器4の上に載置して、2枚の半導体基
板1、2を一体化することが一般である。
本考案は、この2枚の半導体基板1、2を貼り合わせ加
熱して一体化する貼り合わせSOI半導体基板製造用の治
具である。
熱して一体化する貼り合わせSOI半導体基板製造用の治
具である。
上記2枚の半導体ウェーハを、加熱・一体化するに先立
ち重ね合わせるには、塵埃等を挟み込まないようにする
ため、真空中でなすことが望ましいが、従来の技術にお
いては適切な治具が入手しえない。特に、ウェーハの周
辺部を正確に重ね合わせることが容易でなく、正確に重
ね合わせられなかった領域は当然使用不能であるからウ
ェーハの全領域を有効に使用することができないという
欠点がある。
ち重ね合わせるには、塵埃等を挟み込まないようにする
ため、真空中でなすことが望ましいが、従来の技術にお
いては適切な治具が入手しえない。特に、ウェーハの周
辺部を正確に重ね合わせることが容易でなく、正確に重
ね合わせられなかった領域は当然使用不能であるからウ
ェーハの全領域を有効に使用することができないという
欠点がある。
本考案の目的は、この欠点を解消することにあり、真空
中において2枚の半導体ウェーハの周辺が正確に合致す
るように重ね合わせることを可能にする貼り合わせSOI
半導体基板製造用治具を提供することにある。
中において2枚の半導体ウェーハの周辺が正確に合致す
るように重ね合わせることを可能にする貼り合わせSOI
半導体基板製造用治具を提供することにある。
上記の目的は、第1a・1b図に示すように、平板状加熱器
(3)上に載置され、貼り合わされる半導体基板
(4)、(5)の外周より僅かに大きな内周を有し石英
などの輪状体よりなる半導体ウェーハ用ガイド(1)を
主体とし、該主体をなす半導体ウェーハ用ガイド(1)
には、貼り合わされる半導体基板(4)、(5)を逐次
載置する作業に使用される棒状体よりなる半導体ウェー
ハ誘導子(2)を挿入するスリット(11)を設けること
(実用新案登録請求の範囲第1項記載の考案)によって
達成される。
(3)上に載置され、貼り合わされる半導体基板
(4)、(5)の外周より僅かに大きな内周を有し石英
などの輪状体よりなる半導体ウェーハ用ガイド(1)を
主体とし、該主体をなす半導体ウェーハ用ガイド(1)
には、貼り合わされる半導体基板(4)、(5)を逐次
載置する作業に使用される棒状体よりなる半導体ウェー
ハ誘導子(2)を挿入するスリット(11)を設けること
(実用新案登録請求の範囲第1項記載の考案)によって
達成される。
たゞ、上記の貼り合わせSOI半導体基板製造用治具は、
加熱器3の温度を低下させないで連続的に使用すること
が容易ではない。この欠点を解消したものが実用新案登
録請求の範囲第2項記載の考案であり、第1c・1d図に示
すように、主体、すなわち、前記輪状体よりなる半導体
ウェーハ用ガイド(1)に、貼り合わされる半導体基板
(4)、(5)を載置した後、抜き出すことが可能な薄
い底板、例えば、テフロンコートされた金属板等極めて
薄い膜状の底板(12)が付加してある。さらに高温で
は、石英板あるいは、炭化シリコンによってコートされ
たカーボン板を底板(12)として用いる。
加熱器3の温度を低下させないで連続的に使用すること
が容易ではない。この欠点を解消したものが実用新案登
録請求の範囲第2項記載の考案であり、第1c・1d図に示
すように、主体、すなわち、前記輪状体よりなる半導体
ウェーハ用ガイド(1)に、貼り合わされる半導体基板
(4)、(5)を載置した後、抜き出すことが可能な薄
い底板、例えば、テフロンコートされた金属板等極めて
薄い膜状の底板(12)が付加してある。さらに高温で
は、石英板あるいは、炭化シリコンによってコートされ
たカーボン板を底板(12)として用いる。
本考案に係る貼り合わせSOI半導体基板製造用治具の主
体をなす半導体ウェーハ用ガイド1の内周と、半導体ウ
ェーハ4、5の外周との間には0.5〜1mmしか間隙が残留
していないので、半導体ウェーハ4、5間の重ね合わせ
誤差は最大0,5mm以内になり、真空中において2枚の半
導体ウェーハの周辺が正確に合致するように重ね合わせ
ることを可能にすることができる。
体をなす半導体ウェーハ用ガイド1の内周と、半導体ウ
ェーハ4、5の外周との間には0.5〜1mmしか間隙が残留
していないので、半導体ウェーハ4、5間の重ね合わせ
誤差は最大0,5mm以内になり、真空中において2枚の半
導体ウェーハの周辺が正確に合致するように重ね合わせ
ることを可能にすることができる。
たゞし、ファセットがあるウェーハを用いる場合には、
ガイドにも加工を施し、ガイドがウェーハ全周におい
て、0.5〜1mm程度の間隙になるようにする。
ガイドにも加工を施し、ガイドがウェーハ全周におい
て、0.5〜1mm程度の間隙になるようにする。
以下、図面を参照しつゝ、本考案の一実施例に係る貼り
合わせSOI半導体基板製造用治具について、さらに説明
する。
合わせSOI半導体基板製造用治具について、さらに説明
する。
第1a図・第1b図参照 図において、1は、石英製の輪状体よりなる半導体ウェ
ーハ用ガイドでありその内周は、重ね合わされる半導体
ウェーハ4、5の外周より0.5〜1mm小さくされている。
すなわち、半導体ウェーハ用ガイド1の内周と重ね合わ
される半導体ウェーハ4、5の外周との間には0.25〜0.
5mmの間隙が残留する。2は半導体ウェーハ誘導子であ
り、重ね合わされる半導体ウェーハ4、5に衝激を与え
ることなく、半導体ウェーハ4を平板状加熱器3上に、
また、半導体ウェーハ5を半導体ウェーハ4上に、重ね
合わせるために使用される。
ーハ用ガイドでありその内周は、重ね合わされる半導体
ウェーハ4、5の外周より0.5〜1mm小さくされている。
すなわち、半導体ウェーハ用ガイド1の内周と重ね合わ
される半導体ウェーハ4、5の外周との間には0.25〜0.
5mmの間隙が残留する。2は半導体ウェーハ誘導子であ
り、重ね合わされる半導体ウェーハ4、5に衝激を与え
ることなく、半導体ウェーハ4を平板状加熱器3上に、
また、半導体ウェーハ5を半導体ウェーハ4上に、重ね
合わせるために使用される。
使用にあたっては、平板状加熱器3上に、半導体ウェー
ハ用ガイド1を乗せ、スリット11を介して半導体ウェー
ハ誘導子2を挿入しておき、半導体ウェーハ4を静か
に、しかも、なるべく半導体ウェーハ用ガイド1の中央
に置く。
ハ用ガイド1を乗せ、スリット11を介して半導体ウェー
ハ誘導子2を挿入しておき、半導体ウェーハ4を静か
に、しかも、なるべく半導体ウェーハ用ガイド1の中央
に置く。
半導体ウェーハ4を動かさないように注意しながら、半
導体ウェーハ誘導子2を抜き出し、これを再び、スリッ
ト11を介して半導体ウェーハ4上に挿入しておき、半導
体ウェーハ5を静かに、しかも、なるべく半導体ウェー
ハ4の中央に、すなわち、半導体ウェーハ4、5の周辺
が一致するように置く。ファセットがある場合には、フ
ァセットを一致させるように置く。
導体ウェーハ誘導子2を抜き出し、これを再び、スリッ
ト11を介して半導体ウェーハ4上に挿入しておき、半導
体ウェーハ5を静かに、しかも、なるべく半導体ウェー
ハ4の中央に、すなわち、半導体ウェーハ4、5の周辺
が一致するように置く。ファセットがある場合には、フ
ァセットを一致させるように置く。
その後、半導体ウェーハ誘導子2を抜き出し、加熱・一
体化工程に移行する。
体化工程に移行する。
半導体ウェーハ用ガイド1の内周と、半導体ウェーハ
4、5の外周との間には0.5〜1mmしか間隙が残留してい
ないので、半導体ウェーハ4、5間の重ね合わせ誤差は
最大0.5mm以内になり、真空中においても、2枚の半導
体ウェーハ4、5の周辺を、おゝむね正確に重ね合わせ
ることができる。
4、5の外周との間には0.5〜1mmしか間隙が残留してい
ないので、半導体ウェーハ4、5間の重ね合わせ誤差は
最大0.5mm以内になり、真空中においても、2枚の半導
体ウェーハ4、5の周辺を、おゝむね正確に重ね合わせ
ることができる。
第1c図、第1d図参照 たゞ、単一の平板状加熱器3を連続的に使用するには、
この単一の平板状加熱器3上以外の領域において半導体
ウェーハ4、5を重ね合わせ、そのまゝの状態で平板状
加熱器3上に移動しなければならない。
この単一の平板状加熱器3上以外の領域において半導体
ウェーハ4、5を重ね合わせ、そのまゝの状態で平板状
加熱器3上に移動しなければならない。
この要請を可能にするものが、第2の実施例であり、半
導体ウェーハ用ガイド1には、例えばテフロンコートさ
れた金属板等極めて薄い膜状の底板12が設けられてお
り、この底板12は、例えば臍13等によって支持されてい
る。
導体ウェーハ用ガイド1には、例えばテフロンコートさ
れた金属板等極めて薄い膜状の底板12が設けられてお
り、この底板12は、例えば臍13等によって支持されてい
る。
平板状加熱器3上以外の領域において、第1の実施例と
同様にして半導体ウェーハ4、5の周辺が正確に一致す
るように重ね合わせた後、このまゝの状態で平板状加熱
器3上に移動し、底板12を矢印Aの方向に引き抜けば、
周辺が正確に重ね合わされた半導体ウェーハ4、5は、
そのまゝの姿勢で、底板12の厚さと臍13の高さとの和に
対応する極めて僅かの高さ(例えば0.2mm程度)落下し
て、平板状加熱器3上に、そのまゝの姿勢で静止する。
その後、半導体ウェーハ用ガイド1を除去して、加熱・
一体化工程に移行すればよい。
同様にして半導体ウェーハ4、5の周辺が正確に一致す
るように重ね合わせた後、このまゝの状態で平板状加熱
器3上に移動し、底板12を矢印Aの方向に引き抜けば、
周辺が正確に重ね合わされた半導体ウェーハ4、5は、
そのまゝの姿勢で、底板12の厚さと臍13の高さとの和に
対応する極めて僅かの高さ(例えば0.2mm程度)落下し
て、平板状加熱器3上に、そのまゝの姿勢で静止する。
その後、半導体ウェーハ用ガイド1を除去して、加熱・
一体化工程に移行すればよい。
以上説明せるとおり、本考案に係る貼り合わせSOI半導
体基板製造用治具は、平板状加熱器上に載置され、貼り
合わされる半導体基板の外周より僅かに大きな内周を有
し石英などの輪状体よりなる半導体ウェーハ用ガイドを
主体とし、この主体をなす半導体ウェーハ用ガイドに、
貼り合わされる半導体基板を逐次載置する作業に使用さ
れる棒状体よりなる半導体ウェーハ誘導子を挿入するス
リットが設けられるか、または、貼り合わされる半導体
基板を載置した後、抜き出すことが可能な薄い底板、例
えば、テフロンコートされた金属板等極めて薄い膜状の
底板を、上記の主体、すなわち、輪状体よりなる半導体
ウェーハ用ガイドに付加してあり、主体をなす半導体ウ
ェーハ用ガイド1の内周と、半導体ウェーハ4、5の外
周との間には0.5〜1mmしか間隙が残留していないので、
半導体ウェーハ4、5間の重ね合わせ誤差は最大0.5mm
以内になり、真空中においても2枚の半導体ウェーハの
周辺が正確に合致するように重ね合わせることができ
る。
体基板製造用治具は、平板状加熱器上に載置され、貼り
合わされる半導体基板の外周より僅かに大きな内周を有
し石英などの輪状体よりなる半導体ウェーハ用ガイドを
主体とし、この主体をなす半導体ウェーハ用ガイドに、
貼り合わされる半導体基板を逐次載置する作業に使用さ
れる棒状体よりなる半導体ウェーハ誘導子を挿入するス
リットが設けられるか、または、貼り合わされる半導体
基板を載置した後、抜き出すことが可能な薄い底板、例
えば、テフロンコートされた金属板等極めて薄い膜状の
底板を、上記の主体、すなわち、輪状体よりなる半導体
ウェーハ用ガイドに付加してあり、主体をなす半導体ウ
ェーハ用ガイド1の内周と、半導体ウェーハ4、5の外
周との間には0.5〜1mmしか間隙が残留していないので、
半導体ウェーハ4、5間の重ね合わせ誤差は最大0.5mm
以内になり、真空中においても2枚の半導体ウェーハの
周辺が正確に合致するように重ね合わせることができ
る。
第1a図と第1b図とは、本考案の第1の実施例に係貼り合
わせSOI半導体基板製造用治具の横断面図と平面図とで
ある。 第1c図と第1d図とは、本考案の第2の実施例に係る貼り
合わせSOI半導体基板製造用治具の横断面図と平面図と
である。 1……半導体ウェーハ用ガイド、 11……スリット、 12……底板、 13……臍、 2……半導体ウェーハ誘導子、 3……平板状加熱器、 4、5……半導体ウェーハ。
わせSOI半導体基板製造用治具の横断面図と平面図とで
ある。 第1c図と第1d図とは、本考案の第2の実施例に係る貼り
合わせSOI半導体基板製造用治具の横断面図と平面図と
である。 1……半導体ウェーハ用ガイド、 11……スリット、 12……底板、 13……臍、 2……半導体ウェーハ誘導子、 3……平板状加熱器、 4、5……半導体ウェーハ。
Claims (2)
- 【請求項1】平板状加熱器(3)上に載置され、貼り合
わされる半導体基板(4)、(5)の外周より僅かに大
きな内周を有する輪状体よりなる半導体ウェーハ用ガイ
ド(1)よりなり、該貼り合わされる半導体基板
(4)、(5)を逐次載置する作業に使用される棒状体
よりなる半導体ウェーハ誘導子(2)を挿入するスリッ
ト(11)が設けられてなる ことを特徴とする貼り合わせSOI半導体基板製造用治
具。 - 【請求項2】前記輪状体よりなる半導体ウェーハ用ガイ
ド(1)には、前記貼り合わされる半導体基板(4)、
(5)が載置された後、抜き出すことが可能な底板(1
2)が設けられてなることを特徴とする実用新案登録請
求の範囲第1項記載の貼り合わせSOI半導体基板製造用
治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16964687U JPH0650978Y2 (ja) | 1987-11-05 | 1987-11-05 | 貼り合わせsoi半導体基板製造用治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16964687U JPH0650978Y2 (ja) | 1987-11-05 | 1987-11-05 | 貼り合わせsoi半導体基板製造用治具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0173940U JPH0173940U (ja) | 1989-05-18 |
| JPH0650978Y2 true JPH0650978Y2 (ja) | 1994-12-21 |
Family
ID=31459891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16964687U Expired - Lifetime JPH0650978Y2 (ja) | 1987-11-05 | 1987-11-05 | 貼り合わせsoi半導体基板製造用治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650978Y2 (ja) |
-
1987
- 1987-11-05 JP JP16964687U patent/JPH0650978Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0173940U (ja) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0636413B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| JPH0376118A (ja) | 半導体素子形成用基板の製造方法 | |
| JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
| US4968628A (en) | Method of fabricating back diffused bonded oxide substrates | |
| JPH0650978Y2 (ja) | 貼り合わせsoi半導体基板製造用治具 | |
| JPH02252265A (ja) | 半導体基板の製法 | |
| JPH0521764A (ja) | 半導体基板の製造方法 | |
| JPH11163102A (ja) | 半導体製造装置用サセプタ | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JP2000040812A5 (ja) | ||
| JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JPH05326353A (ja) | はり合わせ基板形成用支持装置 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH043910A (ja) | Soi基板の製造方法 | |
| JP2517182B2 (ja) | 半導体基板及びその製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPH02181469A (ja) | 半導体基板の製造方法 | |
| JPS6258541B2 (ja) | ||
| JPS6356936A (ja) | 半導体装置の製造方法 | |
| JPS6314449A (ja) | 誘電体分離基板の製造方法 | |
| JPS5939042A (ja) | 半導体装置の製造方法 | |
| JPH03136346A (ja) | Soi基板の製造方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 |