JPS5939042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5939042A JPS5939042A JP57148926A JP14892682A JPS5939042A JP S5939042 A JPS5939042 A JP S5939042A JP 57148926 A JP57148926 A JP 57148926A JP 14892682 A JP14892682 A JP 14892682A JP S5939042 A JPS5939042 A JP S5939042A
- Authority
- JP
- Japan
- Prior art keywords
- glass film
- silicate glass
- substrate
- film
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係シ、特にノくイボー
ラ型半導体装置に於ける埋没拡散層の形成方法に関する
。
ラ型半導体装置に於ける埋没拡散層の形成方法に関する
。
（ｂ） 技術の背景
半導体基板面に不純物拡散領域を形成する方法の一つに
導電型不純物を含ん゛だ珪酸ガラス（シリケート・グラ
ス）から固相−固相・拡散を行って形成する方法がある
。
導電型不純物を含ん゛だ珪酸ガラス（シリケート・グラ
ス）から固相−固相・拡散を行って形成する方法がある
。
この方法は辿常のガス拡散法に比べて、拡散領域の深さ
、シート抵抗等の基板内ばらつきが少なく、又イオン注
入法に比べて不純物の選択が自由で（イオン注入法に於
ては適切なアンチモンｅンースが得がたい）、且つ高価
な設備を必要としない等の利点を持っているので、特に
大きな径を有する半導体基板面にアンチモン（Ｓｂ）拡
散領域を形成する際には主な方法として用いられる。
、シート抵抗等の基板内ばらつきが少なく、又イオン注
入法に比べて不純物の選択が自由で（イオン注入法に於
ては適切なアンチモンｅンースが得がたい）、且つ高価
な設備を必要としない等の利点を持っているので、特に
大きな径を有する半導体基板面にアンチモン（Ｓｂ）拡
散領域を形成する際には主な方法として用いられる。
（ｅ） 従来技術と問題点
従来例えばバイポーラＩＣに於ける埋没拡散層は、固相
−固相・拡散技術を用い、次のような工程で形成してい
た。
−固相・拡散技術を用い、次のような工程で形成してい
た。
即ち先ず第１図（イ）に示すように、例えばｐ−型半導
体基板１上に二酸化シリコン（ＳｉＯ２）膜２を形成し
、該５ｉ０２膜２に前記半導体基板１に於ける埋没拡散
層を形成しようとする領域面を選択的に表出する開孔３
を形成する。次いで第１図（ロ）に示すように該半導体
基板１上罠、ドーパン）−グラス成るいはスピンオング
ラス等と称する例えばアンチモン（Ｓｂ） ？所望の高
濃度に含んだ珪酸ガラス層４をスピンコード法により形
成し、例えば９００〔℃〕程度で該珪酸ガラス層４を固
化する。
体基板１上に二酸化シリコン（ＳｉＯ２）膜２を形成し
、該５ｉ０２膜２に前記半導体基板１に於ける埋没拡散
層を形成しようとする領域面を選択的に表出する開孔３
を形成する。次いで第１図（ロ）に示すように該半導体
基板１上罠、ドーパン）−グラス成るいはスピンオング
ラス等と称する例えばアンチモン（Ｓｂ） ？所望の高
濃度に含んだ珪酸ガラス層４をスピンコード法により形
成し、例えば９００〔℃〕程度で該珪酸ガラス層４を固
化する。
そして該基板を酸素（０，）と窒素（Ｎ、）の混合ガス
中に於て１２００〜１２５０（℃）程度の高温に加熱し
、珪酸ガラス７１４から前記５ｉ０２膜２の開孔３を介
して半導体基板１面に選択的にｓｂを熱拡散させ、第１
図（ハ）に示すようにｐ−型半導体基板１面に選択的に
ｎ生型埋没（ｎ＋）層５全形成していた。
中に於て１２００〜１２５０（℃）程度の高温に加熱し
、珪酸ガラス７１４から前記５ｉ０２膜２の開孔３を介
して半導体基板１面に選択的にｓｂを熱拡散させ、第１
図（ハ）に示すようにｐ−型半導体基板１面に選択的に
ｎ生型埋没（ｎ＋）層５全形成していた。
しかし該従来方法に於ては、（１）第１図（ロ）に示す
Ｓｉｎ、膜２による段差りの部分で珪酸ガラス＃４１こ 〃クラックが入り、該珪酸ガラス層４が剥離して拡散が
不完成になる、（ｔｌ） 前記段差部り近傍の珪酸ガ
ラス層４が厚くなり、その部分のｓｂ供給量が増すため
、第１図（ハ）に示すように埋没拡散層５の深さが一定
にならない、（ｌｉＤ熱拡散に於ける高温処理で第１図
（ハ）に示すようにＳ ｉ０２膜２上の珪酸ガラス層４
にロゼツト（単結晶粒）６が生じ、その周囲にｓｂの極
度に高濃度な部分が形成されるため、該高濃度領域から
Ｓｔｏｗ膜２を突きぬけてｓｂが半導体基板１面に拡散
し、その領域の基板面に島状ｎ半領域７が形成され、第
１図に）に示すよう罠該ｐ−型半導体基板１上にｎ型エ
ピタキシャル／＊８を形成し、該エピタキシャルｔ＠８
を複数の素子領域に分離する際、読図のように素子間分
離領域９が前記島状ｎ半領域７に接した場合に素子間分
離が不完成になる、等の問題があシ、バイポーラＩＣの
製造歩留まシを低下させていた。
Ｓｉｎ、膜２による段差りの部分で珪酸ガラス＃４１こ 〃クラックが入り、該珪酸ガラス層４が剥離して拡散が
不完成になる、（ｔｌ） 前記段差部り近傍の珪酸ガ
ラス層４が厚くなり、その部分のｓｂ供給量が増すため
、第１図（ハ）に示すように埋没拡散層５の深さが一定
にならない、（ｌｉＤ熱拡散に於ける高温処理で第１図
（ハ）に示すようにＳ ｉ０２膜２上の珪酸ガラス層４
にロゼツト（単結晶粒）６が生じ、その周囲にｓｂの極
度に高濃度な部分が形成されるため、該高濃度領域から
Ｓｔｏｗ膜２を突きぬけてｓｂが半導体基板１面に拡散
し、その領域の基板面に島状ｎ半領域７が形成され、第
１図に）に示すよう罠該ｐ−型半導体基板１上にｎ型エ
ピタキシャル／＊８を形成し、該エピタキシャルｔ＠８
を複数の素子領域に分離する際、読図のように素子間分
離領域９が前記島状ｎ半領域７に接した場合に素子間分
離が不完成になる、等の問題があシ、バイポーラＩＣの
製造歩留まシを低下させていた。
（ｄ） 発明の目的
本発明の目的とするところは、上記問題点を鑑み、拡散
ソースである珪酸ガラス層の剥離や厚さの不均一をなく
し一様な深さの拡散領域を容易に形成させることができ
、且つ素子量分ｌＩ／ｌｔを阻害すルヨうな島状拡散領
域を形成することのない珪酸ガラス層からの固相−固相
・拡散方法を提供し、バイポーラＩＣ等の製造歩留まシ
を向上せしめることにある。
ソースである珪酸ガラス層の剥離や厚さの不均一をなく
し一様な深さの拡散領域を容易に形成させることができ
、且つ素子量分ｌＩ／ｌｔを阻害すルヨうな島状拡散領
域を形成することのない珪酸ガラス層からの固相−固相
・拡散方法を提供し、バイポーラＩＣ等の製造歩留まシ
を向上せしめることにある。
（ｅ） 発明の構成
即ち本発明は同相−固相φ拡散により不純物拡散領域を
形成する半導体装置の製造方法に於て、紀１の導電型を
有する半導体基板上に選択的に、第２導電型不純物を含
んだ珪酸ガラス膜ノくターンを形成し、該珪酸ガラス膜
パターンに覆われていない第１導電型半導体基板面を選
択的に凹部状にエツチングし、該珪酸ガラス膜パターン
及び凹部ヲ肩する第１導電型半導体基板上に、珪酸ガラ
ス膜パターンからのアウトディフュージョンを抑え、且
つ酸素を透過する耐熱性カバーＭ＠全形成し、しかる後
前記珪酸ガラス膜パターンから第１導電型半導体基板に
選択的に第２導電型不純物を熱拡散せしめる工程を有す
ることを特徴とする。
形成する半導体装置の製造方法に於て、紀１の導電型を
有する半導体基板上に選択的に、第２導電型不純物を含
んだ珪酸ガラス膜ノくターンを形成し、該珪酸ガラス膜
パターンに覆われていない第１導電型半導体基板面を選
択的に凹部状にエツチングし、該珪酸ガラス膜パターン
及び凹部ヲ肩する第１導電型半導体基板上に、珪酸ガラ
ス膜パターンからのアウトディフュージョンを抑え、且
つ酸素を透過する耐熱性カバーＭ＠全形成し、しかる後
前記珪酸ガラス膜パターンから第１導電型半導体基板に
選択的に第２導電型不純物を熱拡散せしめる工程を有す
ることを特徴とする。
（ｆ） 舛明の実施例
以下本発明を一実施例について、第２図（イ）乃至（へ
）に示す一実施例に於ける工程断面図を用いて詳細圧説
明する。
）に示す一実施例に於ける工程断面図を用いて詳細圧説
明する。
本発明の方法を用いて、例えば埋没拡散層を有するバイ
ポーラＩＣ基板を形成するに際しては、例えば１０〜３
０〔Ω−ｃｒｎ）程度の高比抵抗を有するｐ−型シリコ
ン（Ｓｉ ）基板上に、ドーパント・グラス成るいはス
ピンオン・グラス等と称する例えばアンチモン（Ｓｂ
）を所望の高濃度に含んだ珪酸ガラス液を通常のスピン
・コート法で塗布し、９００（’Ｃ）程度の温度で該塗
布ガラス層を固化せしめ、第２図（イ）に示すように、
前記ｐ−型Ｓｉ基板１１上に厚さ例えば３０００〜５０
００（Ａ）程度のｓｂ ドープ珪酸ガラス膜１２′を
形成する。そして通常のフォト・ノロセスを用い、前記
珪酸ガラス膜１２′上に埋没拡散層形成領域の上部を覆
うレジスト−パターン１３ａ、 １３ｂを形成する。
ポーラＩＣ基板を形成するに際しては、例えば１０〜３
０〔Ω−ｃｒｎ）程度の高比抵抗を有するｐ−型シリコ
ン（Ｓｉ ）基板上に、ドーパント・グラス成るいはス
ピンオン・グラス等と称する例えばアンチモン（Ｓｂ
）を所望の高濃度に含んだ珪酸ガラス液を通常のスピン
・コート法で塗布し、９００（’Ｃ）程度の温度で該塗
布ガラス層を固化せしめ、第２図（イ）に示すように、
前記ｐ−型Ｓｉ基板１１上に厚さ例えば３０００〜５０
００（Ａ）程度のｓｂ ドープ珪酸ガラス膜１２′を
形成する。そして通常のフォト・ノロセスを用い、前記
珪酸ガラス膜１２′上に埋没拡散層形成領域の上部を覆
うレジスト−パターン１３ａ、 １３ｂを形成する。
次いで前記レジスト・パターン１３ａ、 １３ｂ ｆ
マスクニジ、例えば三ふっ化メタン（ＣＨＦ ｓ ）
Ｉｃよるドライエツチング成るいはぶつ酸系の液による
ウェットエツチング等、通常用いられるエツチング手段
によシ前記珪酸ガラス膜１２′のパターンニングを行い
、第２図（ロ）に示すように、ｐ−型Ｓｉ基板１１の埋
没拡散層形成領域上にｓｂドープ珪酸ガラス膜パターン
１２ａ、 １２ｂを形成する。
マスクニジ、例えば三ふっ化メタン（ＣＨＦ ｓ ）
Ｉｃよるドライエツチング成るいはぶつ酸系の液による
ウェットエツチング等、通常用いられるエツチング手段
によシ前記珪酸ガラス膜１２′のパターンニングを行い
、第２図（ロ）に示すように、ｐ−型Ｓｉ基板１１の埋
没拡散層形成領域上にｓｂドープ珪酸ガラス膜パターン
１２ａ、 １２ｂを形成する。
次いで前記レジスト・パターン１３ａ、 １３ｂ全マ
スクにしてふっ硝酸（ＨＦ ＋ ＨＮＯｓ ）系の液に
よるウェット・エツチング方法等通常のエツチング手段
により、前記ｓｂ ドープ珪酸ガラス膜ノ；ターン１２
ａ、 １２ｂに覆われていないｐ−型Ｓｔ基板１１面
を選択的にエツチングして、第２図（ハ）に示すように
１０００〜１５００（Ａ）程度の段差（ｈｌ）を有する
四部１４を形成する。この凹部１４は該基板上にエピタ
キシャル層を形成した後、素子間炉部を行う際の目印し
になる。なお前記エツチングはレジスト・パターンを除
去した後、珪酸ガラス膜ノ（ターン１２ａ、 １２ｂ
ｅマスクにして打っても良い。
スクにしてふっ硝酸（ＨＦ ＋ ＨＮＯｓ ）系の液に
よるウェット・エツチング方法等通常のエツチング手段
により、前記ｓｂ ドープ珪酸ガラス膜ノ；ターン１２
ａ、 １２ｂに覆われていないｐ−型Ｓｔ基板１１面
を選択的にエツチングして、第２図（ハ）に示すように
１０００〜１５００（Ａ）程度の段差（ｈｌ）を有する
四部１４を形成する。この凹部１４は該基板上にエピタ
キシャル層を形成した後、素子間炉部を行う際の目印し
になる。なお前記エツチングはレジスト・パターンを除
去した後、珪酸ガラス膜ノ（ターン１２ａ、 １２ｂ
ｅマスクにして打っても良い。
次いでレジスト・パターン１３ａ、 １．３ｂ’（ｒ
除去した後、第２図に）に示すように該基板面即ち珪酸
ガラス膜パターン１２ａ、 １２ｂ及びｐ−型Ｓｉ基
板１１面に、珪酸ガラス膜パターン１２ａ、 １２ｂ
からのＳｂのアウトディフユージロンを阻止し、且つ酸
素（０，）を透過する、例えば１０００〜２０００ 〔
Ａ ）程度の厚さの化学気相成長（ＣＶＤ）二酸化シリ
コン（Ｓｉ２０）膜等からなる耐熱性カバー膜１５を形
成する。
除去した後、第２図に）に示すように該基板面即ち珪酸
ガラス膜パターン１２ａ、 １２ｂ及びｐ−型Ｓｉ基
板１１面に、珪酸ガラス膜パターン１２ａ、 １２ｂ
からのＳｂのアウトディフユージロンを阻止し、且つ酸
素（０，）を透過する、例えば１０００〜２０００ 〔
Ａ ）程度の厚さの化学気相成長（ＣＶＤ）二酸化シリ
コン（Ｓｉ２０）膜等からなる耐熱性カバー膜１５を形
成する。
なお該耐熱性カバー膜１５はス、＜ツタＳ ｉ Ｏ２膜
、プラズマ５ｉ０２膜等でも良い。
、プラズマ５ｉ０２膜等でも良い。
次いで該基板を例えば酸素（０２）２０容対９素（Ｎ２
） ８０容程度の混合組成を有する酸化性雰囲気中に
於て、（ジ１］えは１２００〜１２５０（’Ｃ）程度の
温度で所望の時間加熱し、珪酸ガラス膜ノくターン１２
ａ、 １２ｂ中から５ｂｖｐ−型Ｓｉ基板ｌＨｆ１に
選択的に同相−固相熱拡散せしめ、第２図（ホ）に示す
ように、珪酸ガラス膜ノ（ターン１２ａ、 １２ｂの
下部に例えば３〔μＭ〕程度の深さのｓｂ拡散層即ちｎ
生型埋没拡散層（ｎ＋ｂ層） １６ａ、 １６ｂを形
成する０ なお、珪酸ガラス膜パターン１２ａ、 １２ｂｌｌ平
らなＳｌ基板１１面に被着され且つカッ（−膜１５に覆
われているので、該珪酸ガラス膜）くターン１２ａ。
） ８０容程度の混合組成を有する酸化性雰囲気中に
於て、（ジ１］えは１２００〜１２５０（’Ｃ）程度の
温度で所望の時間加熱し、珪酸ガラス膜ノくターン１２
ａ、 １２ｂ中から５ｂｖｐ−型Ｓｉ基板ｌＨｆ１に
選択的に同相−固相熱拡散せしめ、第２図（ホ）に示す
ように、珪酸ガラス膜ノ（ターン１２ａ、 １２ｂの
下部に例えば３〔μＭ〕程度の深さのｓｂ拡散層即ちｎ
生型埋没拡散層（ｎ＋ｂ層） １６ａ、 １６ｂを形
成する０ なお、珪酸ガラス膜パターン１２ａ、 １２ｂｌｌ平
らなＳｌ基板１１面に被着され且つカッ（−膜１５に覆
われているので、該珪酸ガラス膜）くターン１２ａ。
１２ｂが該Ｓｔ基板１１面から剥離することはない０又
珪酸ガラス膜パターン１２ａ、 １２ｂは一様な厚ス
膜パターン１２ａ、 １２ｂの全領域に対して均等に
０２が供給され／Ｉ！り１１形成されるｎ＋＋埋没拡散
層１６の不純物濃度及び深さは一様になる０更に又該方
法に於てはｎ＋＋埋没拡散層１６を形成する領域上のみ
にｓｂドープ珪酸ガラス膜パターン１２ａ、 １２ｂ
が形成されるので、従来方法のように素子間分離等を行
う不必要な領域に島状のｎ＋領領域形成されることがな
い。
珪酸ガラス膜パターン１２ａ、 １２ｂは一様な厚ス
膜パターン１２ａ、 １２ｂの全領域に対して均等に
０２が供給され／Ｉ！り１１形成されるｎ＋＋埋没拡散
層１６の不純物濃度及び深さは一様になる０更に又該方
法に於てはｎ＋＋埋没拡散層１６を形成する領域上のみ
にｓｂドープ珪酸ガラス膜パターン１２ａ、 １２ｂ
が形成されるので、従来方法のように素子間分離等を行
う不必要な領域に島状のｎ＋領領域形成されることがな
い。
次いで前記カバー膜１５及びｓｂ ドープ珪酸ガラス膜
パターン１２ａ、 １２ｂを除去した後肢ｐ−型８４
基板１１上に通常のエピタキシャル成長技術を用い、例
えば厚さ２〔μｍ〕程度のｎ型Ｓｔエピタキシャル層を
形成し、前記ｐ−ｉ、ｓｌ基板１１面の段差ｈ１がエピ
タキシャル層の上面に投影された段差部を位置合わせ基
準にし、通常のガス拡散層るいはイオン注入法によシル
＋型素子間分離領域を形成し、第２図（へ）に示すよう
なバイポーラＩＣ基板が提供される。なお同図に於て、
１１はｐ−ｍ ｓｔ基板、１６ａ、 １６ｂはｎ＋＋
埋没拡散層、１６ａ 。
パターン１２ａ、 １２ｂを除去した後肢ｐ−型８４
基板１１上に通常のエピタキシャル成長技術を用い、例
えば厚さ２〔μｍ〕程度のｎ型Ｓｔエピタキシャル層を
形成し、前記ｐ−ｉ、ｓｌ基板１１面の段差ｈ１がエピ
タキシャル層の上面に投影された段差部を位置合わせ基
準にし、通常のガス拡散層るいはイオン注入法によシル
＋型素子間分離領域を形成し、第２図（へ）に示すよう
なバイポーラＩＣ基板が提供される。なお同図に於て、
１１はｐ−ｍ ｓｔ基板、１６ａ、 １６ｂはｎ＋＋
埋没拡散層、１６ａ 。
１６ｂ′はｎ＋＋埋没拡散層這い上り部、１７はｎ＋型
型置ｌエピタキシャル層１８はｐ＋＋素子間分離領域、
ｈ２１ｄ基板の段差ｈ１が投影されたエピタキシャル層
上の段差を示している。
型置ｌエピタキシャル層１８はｐ＋＋素子間分離領域、
ｈ２１ｄ基板の段差ｈ１が投影されたエピタキシャル層
上の段差を示している。
又同図に於てはｐ＋＋素子間分離領域１８形成の際、エ
ピタキシャル層１７上に形成される酸化膜は省略しであ
る。
ピタキシャル層１７上に形成される酸化膜は省略しであ
る。
（ｇ） 発明の効果
上記実施例に示したように本発明に於ては、固相−固相
・拡散により埋没拡散層を形成する際、拡散ソースであ
る珪酸ガラス膜は一様な厚さを有し、且つ被拡散基板面
から剥離することがなく、又珪酸ガラス膜に均等に酸素
が供給される。更に又、埋没拡散層を形成する領域以外
には拡散ソースである珪酸ガラス膜は存在しない。
・拡散により埋没拡散層を形成する際、拡散ソースであ
る珪酸ガラス膜は一様な厚さを有し、且つ被拡散基板面
から剥離することがなく、又珪酸ガラス膜に均等に酸素
が供給される。更に又、埋没拡散層を形成する領域以外
には拡散ソースである珪酸ガラス膜は存在しない。
従って本発明によれば、一様な不純物濃度及び深さを有
する埋没拡散層が形成でき、且つ素子間分離を行う領域
に分離を不完全にするような島状の不純物拡散領域が形
成されることがないので、バイポーラＩＣの製造歩留ま
シが向上する。
する埋没拡散層が形成でき、且つ素子間分離を行う領域
に分離を不完全にするような島状の不純物拡散領域が形
成されることがないので、バイポーラＩＣの製造歩留ま
シが向上する。
女おｓｂドープ珪酸ガラス膜はＣＶＤ法で形成しても良
い。
い。
第１図（イ）乃至に）は従来方法の工程断面図で、第２
１ｙ１（イ）乃至（へ）は本発明の方法の一実施例に於
ける工程断面図である。 図に於て、１１はｐ−型シリコン基板、１２′はアンチ
モンドープ珪酸ガラス膜、１２ａ、 １２ｂｉｊアン
チモンドープ珪酸ガラス膜パターン、１３ａ。 １３ｂはレジス）−パターン、１４は凹部、１５は耐熱
性カバー膜、１６ａ、 １６ｂはｎ＋型埋没拡散層、
１７ｔｉｎ型シリコン・エピタキシャル層、１８はｐ＋
型素子間分離領域、ｈｌ、ｈ２は段差を示す。 ：！雫ン ノ 図 プ Ｐ２ 図
１ｙ１（イ）乃至（へ）は本発明の方法の一実施例に於
ける工程断面図である。 図に於て、１１はｐ−型シリコン基板、１２′はアンチ
モンドープ珪酸ガラス膜、１２ａ、 １２ｂｉｊアン
チモンドープ珪酸ガラス膜パターン、１３ａ。 １３ｂはレジス）−パターン、１４は凹部、１５は耐熱
性カバー膜、１６ａ、 １６ｂはｎ＋型埋没拡散層、
１７ｔｉｎ型シリコン・エピタキシャル層、１８はｐ＋
型素子間分離領域、ｈｌ、ｈ２は段差を示す。 ：！雫ン ノ 図 プ Ｐ２ 図
Claims (1)
- 第１の導電型を有する半導体基板上に選択的に、第２導
電型不純物を含んだ珪酸ガラス膜ノ（ターンを形成し、
該珪酸ガラス膜パターンに覆われていない第１導電型半
導体基板面を選択的に凹部状にエツチングし、該珪酸ガ
ラス膜パターン及び凹部を有する第１導電型半導体基板
上に、珪酸ガラス膜パターンからのアウトディフュージ
ョンを抑え、且つ酸素を透過する耐熱性カバー膜を形成
し、しかる後前記珪酸ガラス膜パターンから第１導電型
半導体基板に選択的に第２導電型不純物金熱拡散せしめ
る工程を有することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148926A JPS5939042A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148926A JPS5939042A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939042A true JPS5939042A (ja) | 1984-03-03 |
| JPH049371B2 JPH049371B2 (ja) | 1992-02-20 |
Family
ID=15463747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148926A Granted JPS5939042A (ja) | 1982-08-27 | 1982-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162325A (ja) * | 1986-01-13 | 1987-07-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPS62198120A (ja) * | 1986-02-25 | 1987-09-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01134914A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10024934A1 (de) | 2000-05-19 | 2001-11-22 | Bayer Ag | Wirkstoffkombinationen mit insektiziden akariziden Eigenschaften |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619107A (en) * | 1979-07-26 | 1981-02-23 | Mitsubishi Electric Corp | Test unit for servo system |
-
1982
- 1982-08-27 JP JP57148926A patent/JPS5939042A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619107A (en) * | 1979-07-26 | 1981-02-23 | Mitsubishi Electric Corp | Test unit for servo system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162325A (ja) * | 1986-01-13 | 1987-07-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPS62198120A (ja) * | 1986-02-25 | 1987-09-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH01134914A (ja) * | 1987-11-20 | 1989-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH049371B2 (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| JPS5851422B2 (ja) | 酸化物分離プロセス | |
| JPH0548617B2 (ja) | ||
| JPS5939042A (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6234152B2 (ja) | ||
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPH11150179A (ja) | 溝分離型半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| JPS6029219B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0313745B2 (ja) | ||
| JPH0122731B2 (ja) | ||
| JPS6262464B2 (ja) | ||
| JPS60105224A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH0191433A (ja) | 半導体装置及びその製造方法 | |
| JPS5965447A (ja) | 半導体装置の製造方法 | |
| JPS6410106B2 (ja) | ||
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPS6339103B2 (ja) | ||
| JPS6153740A (ja) | 半導体装置の製造方法 | |
| JPS6028142B2 (ja) | 半導体装置の製造方法 | |
| JPH05315443A (ja) | 半導体装置の製造方法 | |
| JPH01123471A (ja) | 半導体装置の製造方法 | |
| JPS5853505B2 (ja) | 半導体装置の製造方法 |