JPH0656835B2 - 半導体への不純物拡散方法 - Google Patents
半導体への不純物拡散方法Info
- Publication number
- JPH0656835B2 JPH0656835B2 JP59049843A JP4984384A JPH0656835B2 JP H0656835 B2 JPH0656835 B2 JP H0656835B2 JP 59049843 A JP59049843 A JP 59049843A JP 4984384 A JP4984384 A JP 4984384A JP H0656835 B2 JPH0656835 B2 JP H0656835B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- alloy layer
- diffusion
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造分野において用いられる半導
体への不純物拡散方法に関するものである。
体への不純物拡散方法に関するものである。
（従来技術とその問題点） 従来から広く使用されている半導体への不純物のドーピ
ング方法としては熱拡散法及びイオン注入法の２つの方
法がある。前者は、半導体表面に拡散マスクを形成し、
不純物を拡散すべき領域に開口を設けた後、拡散源に直
接接触させて不純物を拡散させることによって開口部の
半導体表面に不純物拡散領域を形成する方法である。後
者は、開口部表面に薄い保護膜を形成した後、不純物を
加速してこの薄い膜を貫通させて注入することによって
開口部表面に不純物拡散領域を形成する方法である。
ング方法としては熱拡散法及びイオン注入法の２つの方
法がある。前者は、半導体表面に拡散マスクを形成し、
不純物を拡散すべき領域に開口を設けた後、拡散源に直
接接触させて不純物を拡散させることによって開口部の
半導体表面に不純物拡散領域を形成する方法である。後
者は、開口部表面に薄い保護膜を形成した後、不純物を
加速してこの薄い膜を貫通させて注入することによって
開口部表面に不純物拡散領域を形成する方法である。
これらのいずれの方法においても、不純物拡散領域の形
成は殆ど開口部に限定されており、開口部から不純物が
横方向に拡散して拡散マスク下に形成される横方向拡散
領域は極めて小さい。これは、半導体中においては縦方
向と横方向の拡散機構が同一であるためであり、実質的
な横方向拡散長は１μｍ程度以下である。従って、不純
物を拡散すべき領域にはほぼそれと同じ大きさの開口を
設ける必要がある。このため、従来の集積回路の製造方
法における手順では、まず拡散層を形成した後、該拡散
層と上層に形成されるべき配線層との電気的分離のため
の層間絶縁膜形成が行われる。例えばMOSトランジスタ
の製造では、ソース・ドレインとなすべき拡散層を形成
した後、リンシリケートガラス層からなる層間絶縁膜が
形成される手順による。
成は殆ど開口部に限定されており、開口部から不純物が
横方向に拡散して拡散マスク下に形成される横方向拡散
領域は極めて小さい。これは、半導体中においては縦方
向と横方向の拡散機構が同一であるためであり、実質的
な横方向拡散長は１μｍ程度以下である。従って、不純
物を拡散すべき領域にはほぼそれと同じ大きさの開口を
設ける必要がある。このため、従来の集積回路の製造方
法における手順では、まず拡散層を形成した後、該拡散
層と上層に形成されるべき配線層との電気的分離のため
の層間絶縁膜形成が行われる。例えばMOSトランジスタ
の製造では、ソース・ドレインとなすべき拡散層を形成
した後、リンシリケートガラス層からなる層間絶縁膜が
形成される手順による。
しかしながら、特に高速度・高集積度が要求される高性
能集積回路においては微細な構造のMOSトランジスタが
使用されており、上記の製造手順に起因して以下に示す
問題点が生じる。すなわち、リンシリケートガラス層形
成後に該ガラス層の緻密化や平坦化のため1000℃程度の
高温熱処理を行う必要があり、この熱処理時に既に形成
されている拡散層の不純物が拡散し、拡散層深さの増加
が生じる。この拡散層深さの増加は微細なMOSトランジ
スタにおいては致命的であり、いわゆる短チャネル効果
が強められるばかりでなく、著しい場合には、ソースと
ドレインが接続されてしまいトランジスタにならないと
いう問題がある。
能集積回路においては微細な構造のMOSトランジスタが
使用されており、上記の製造手順に起因して以下に示す
問題点が生じる。すなわち、リンシリケートガラス層形
成後に該ガラス層の緻密化や平坦化のため1000℃程度の
高温熱処理を行う必要があり、この熱処理時に既に形成
されている拡散層の不純物が拡散し、拡散層深さの増加
が生じる。この拡散層深さの増加は微細なMOSトランジ
スタにおいては致命的であり、いわゆる短チャネル効果
が強められるばかりでなく、著しい場合には、ソースと
ドレインが接続されてしまいトランジスタにならないと
いう問題がある。
さらに、本発明者の詳細な検討では、微細MOS集積回路
用の低抵抗ゲート電極材として有用な高融点金属硅化物
を多結晶合金層あるいは多結晶導電材料として用い、拡
散源としてPOCl3及びBCl3を用いて、該硅化物が拡散雰
囲気へ直接さらされる条件で拡散を行った場合、硅化物
表面にあれが生ずるという不都合が起きることが判明し
た。通常、MISトランジスタにおいては、ソース及びド
レインの表面の一部分に配線用のアルミニウムが接続さ
れているが、前記の硅化物の表面あれは、硅化物とアル
ミニウムが接続する個所における接合不良等の信頼性に
悪影響を及ぼすことが明らかとなった。
用の低抵抗ゲート電極材として有用な高融点金属硅化物
を多結晶合金層あるいは多結晶導電材料として用い、拡
散源としてPOCl3及びBCl3を用いて、該硅化物が拡散雰
囲気へ直接さらされる条件で拡散を行った場合、硅化物
表面にあれが生ずるという不都合が起きることが判明し
た。通常、MISトランジスタにおいては、ソース及びド
レインの表面の一部分に配線用のアルミニウムが接続さ
れているが、前記の硅化物の表面あれは、硅化物とアル
ミニウムが接続する個所における接合不良等の信頼性に
悪影響を及ぼすことが明らかとなった。
また従来より、浅い拡散層形成にはイオン注入法が用い
られているが、イオン注入後に注入による損傷回復のた
めの高温アニールを行う必要があり、このアニール時に
不純物が深く拡散してしまう問題がある。
られているが、イオン注入後に注入による損傷回復のた
めの高温アニールを行う必要があり、このアニール時に
不純物が深く拡散してしまう問題がある。
（発明の目的） 本発明は上記の問題点を解決するためになされたもので
あり、その目的は、層間膜の如き厚い絶縁膜等で被われ
た半導体表面へも不純物を良好に拡散せしめることを可
能とする新規な不純物拡散法を提供することにある。
あり、その目的は、層間膜の如き厚い絶縁膜等で被われ
た半導体表面へも不純物を良好に拡散せしめることを可
能とする新規な不純物拡散法を提供することにある。
（発明の構成） 本発明によれば、シリコン半導体基板またはシリコン半
導体薄膜上にモリブデン、タングステン、チタンあるい
はタンタルのなかから選んだ高融点金属、もしくはその
多層膜によって構成された導電薄膜を形成する工程と、
該導電薄膜と前記シリコン半導体とが接する個所におい
て該導電薄膜と前記半導体との合金化反応を生ぜしめて
多結晶合金層を形成する工程と、該多結晶合金層あるい
は該多結晶合金層に接続する多結晶導電材料よりなる配
線を被う様に絶縁膜を形成する工程と、該絶縁膜の所定
の領域を開口し前記多結晶合金層の一部あるいは前記多
結晶導電材料よりなる配線の一部を露出させた後、不純
物を透過させる性質の絶縁膜を前記露出部分を被うよう
に形成する工程と、前記開口部よりこの絶縁膜を通して
不純物を拡散させることにより、当該絶縁膜下の前記多
結晶合金層あるいは前記多結晶導電材料よりなる配線及
び前記多結晶合金層を通して前記多結晶合金層に接する
半導体領域に不純物を拡散する工程とを含むことを特徴
とする半導体への不純物拡散方法が得られる。
導体薄膜上にモリブデン、タングステン、チタンあるい
はタンタルのなかから選んだ高融点金属、もしくはその
多層膜によって構成された導電薄膜を形成する工程と、
該導電薄膜と前記シリコン半導体とが接する個所におい
て該導電薄膜と前記半導体との合金化反応を生ぜしめて
多結晶合金層を形成する工程と、該多結晶合金層あるい
は該多結晶合金層に接続する多結晶導電材料よりなる配
線を被う様に絶縁膜を形成する工程と、該絶縁膜の所定
の領域を開口し前記多結晶合金層の一部あるいは前記多
結晶導電材料よりなる配線の一部を露出させた後、不純
物を透過させる性質の絶縁膜を前記露出部分を被うよう
に形成する工程と、前記開口部よりこの絶縁膜を通して
不純物を拡散させることにより、当該絶縁膜下の前記多
結晶合金層あるいは前記多結晶導電材料よりなる配線及
び前記多結晶合金層を通して前記多結晶合金層に接する
半導体領域に不純物を拡散する工程とを含むことを特徴
とする半導体への不純物拡散方法が得られる。
（実施例） 次に図を用いて本発明による方法の実施例を説明する。
第１図(a)，(b)，(c)，(d)は特許請求の範囲第１項の発
明の実施例を説明するための試料断面模式図である。
第１図(a)，(b)，(c)，(d)は特許請求の範囲第１項の発
明の実施例を説明するための試料断面模式図である。
まず第１図(a)に示した様にＰ型単結晶シリコン基板100
の表面に厚さ1000Åの酸化シリコン膜101を形成し、通
常のフォトリソグラフィ工程によって一部に１mmの大き
さの開口を設けた後、スパッタ法により厚さ400Åのモ
リブデン膜１０２を堆積する。次に、Ｓｉイオンを100k
eVで５×1015cm-2注入し、開口部においてモリブデンと
シリコンとの混合層を形成する。次に、550℃２０分間
の熱処理を行うと開口部のみにおいて硅化物反応が生
じ、酸化シリコン膜１０１上のモリブデン膜は未反応で
残存する。
の表面に厚さ1000Åの酸化シリコン膜101を形成し、通
常のフォトリソグラフィ工程によって一部に１mmの大き
さの開口を設けた後、スパッタ法により厚さ400Åのモ
リブデン膜１０２を堆積する。次に、Ｓｉイオンを100k
eVで５×1015cm-2注入し、開口部においてモリブデンと
シリコンとの混合層を形成する。次に、550℃２０分間
の熱処理を行うと開口部のみにおいて硅化物反応が生
じ、酸化シリコン膜１０１上のモリブデン膜は未反応で
残存する。
次に、この未反応なモリブデン膜をH2O2系エッチング液
で除去した後、酸化シリコン膜１０１をＨＦ水溶液にて
除去することにより、第１図(b)に示した様に、厚さ約1
000Åのモリブデン硅化物層１０３がシリコン基板100の
表面に形成される。
で除去した後、酸化シリコン膜１０１をＨＦ水溶液にて
除去することにより、第１図(b)に示した様に、厚さ約1
000Åのモリブデン硅化物層１０３がシリコン基板100の
表面に形成される。
次に、気相成長法によって約6000Åの酸化シリコン膜10
4を形成し、900℃で該酸化シリコン膜の緻密化のための
アニールを２０分間行った後、通常のフォトリソグラフ
ィ工程によって数μｍの大きさの開口を設け、第１図
(c)に示した様にモリブデン硅化物層表面の一部に露出
面１０５を設けた。
4を形成し、900℃で該酸化シリコン膜の緻密化のための
アニールを２０分間行った後、通常のフォトリソグラフ
ィ工程によって数μｍの大きさの開口を設け、第１図
(c)に示した様にモリブデン硅化物層表面の一部に露出
面１０５を設けた。
次に、気相成長法により厚さ1000Åの酸化シリコン膜10
6を形成した後、900℃で酸化シリコン膜の緻密化を行っ
た後、POCl3を含んだガス雰囲気において、950℃，３０
分間の拡散を行うことにより、第１図(d)に示した様
に、酸化シリコン膜106を通して燐がモリブデン硅化物
層１０３を通して半導体中へ拡散され、深さ0.1μｍの
燐拡散層１０７が形成された。酸化シリコン膜１０６の
厚さは1000Åに限らず、数百Å程度にうすくてもよい。
つまりリン拡散層１０７があまり深くならない程度の厚
さに設定する。
6を形成した後、900℃で酸化シリコン膜の緻密化を行っ
た後、POCl3を含んだガス雰囲気において、950℃，３０
分間の拡散を行うことにより、第１図(d)に示した様
に、酸化シリコン膜106を通して燐がモリブデン硅化物
層１０３を通して半導体中へ拡散され、深さ0.1μｍの
燐拡散層１０７が形成された。酸化シリコン膜１０６の
厚さは1000Åに限らず、数百Å程度にうすくてもよい。
つまりリン拡散層１０７があまり深くならない程度の厚
さに設定する。
第２図(a)，(b)，(c)は半導体表面に形成した多結晶合
金層上に更に多結晶導電材料による配線を形成し、そこ
から不純物を拡散する実施例を説明するための試料断面
模式図である。第１図(a)〜(c)までと同様な製造工程を
経た後、スパッタ法により、全面に膜厚5000Åの多結晶
モリブデン硅化物を形成した後、通常のホトエッチング
法によりパターニングを行いモリブデン硅化物配線３０
６を形成し、第２図(a)の構造を形成した。次に、第２
図(b)に示した様に、気相成長法により膜厚約6000Åの
酸化シリコン膜307を形成し、緻密化のための900℃のア
ーニルを２０分間行った後、通常のフォトリソグラフィ
工程により開口を設け、モリブデン硅化物の露出表面３
０８を形成した。次に、第２図(c)に示した様に、膜厚1
000Åの酸化シリコン膜３０９を形成し、緻密化のため
に900℃，２０分間のアニールを行った後、POCl3 を用
いて950℃，３０分間の拡散を行うことにより、燐がモ
リブデン硅化物配線306及びモリブデン硅化物層303を通
して拡散され、半導体表面に拡散層310が形成された。
金層上に更に多結晶導電材料による配線を形成し、そこ
から不純物を拡散する実施例を説明するための試料断面
模式図である。第１図(a)〜(c)までと同様な製造工程を
経た後、スパッタ法により、全面に膜厚5000Åの多結晶
モリブデン硅化物を形成した後、通常のホトエッチング
法によりパターニングを行いモリブデン硅化物配線３０
６を形成し、第２図(a)の構造を形成した。次に、第２
図(b)に示した様に、気相成長法により膜厚約6000Åの
酸化シリコン膜307を形成し、緻密化のための900℃のア
ーニルを２０分間行った後、通常のフォトリソグラフィ
工程により開口を設け、モリブデン硅化物の露出表面３
０８を形成した。次に、第２図(c)に示した様に、膜厚1
000Åの酸化シリコン膜３０９を形成し、緻密化のため
に900℃，２０分間のアニールを行った後、POCl3 を用
いて950℃，３０分間の拡散を行うことにより、燐がモ
リブデン硅化物配線306及びモリブデン硅化物層303を通
して拡散され、半導体表面に拡散層310が形成された。
以上いずれの実施例においても、モリブデン硅化物層を
介して実現された横方向拡散長は５００μｍ以上に達し
ており、本発明の如く、あらかじめ不純物の高速拡散路
として多結晶合金層を形成しておけば、従来不可能であ
った厚い絶縁膜下の半導体表面へ不純物をドープするこ
とが可能であることが明らかとなった。
介して実現された横方向拡散長は５００μｍ以上に達し
ており、本発明の如く、あらかじめ不純物の高速拡散路
として多結晶合金層を形成しておけば、従来不可能であ
った厚い絶縁膜下の半導体表面へ不純物をドープするこ
とが可能であることが明らかとなった。
また、上記実施例においては多結晶合金層及び多結晶導
電材料からなる配線としてモリブデン硅化物を用いて説
明したが、タンタルやタングステンの硅化物あるいはこ
れらの多層膜を用いた場合にも同様な結果が確認され
た。更に、チタン硅化物の場合も、試料作成の際に酸化
シリコン膜除去工程にドライエッチングを使用した点を
除けば、同様の結果であった。
電材料からなる配線としてモリブデン硅化物を用いて説
明したが、タンタルやタングステンの硅化物あるいはこ
れらの多層膜を用いた場合にも同様な結果が確認され
た。更に、チタン硅化物の場合も、試料作成の際に酸化
シリコン膜除去工程にドライエッチングを使用した点を
除けば、同様の結果であった。
また、他のｎ型不純物であるAs，ｐ型不純物であるホウ
素についても同様に卓効があった。
素についても同様に卓効があった。
また、実施例において、多結晶合金層としてのモリブデ
ン硅化物形成に際して、モリブデン膜上からSiイオン注
入を行った後熱処理を行う形成手順が示されているが、
この方法は平滑かつ均一な硅化物を得る方法として知ら
れているものである。Siイオン注入を行わないで単に熱
処理にのみよって形成された硅化物を多結晶合金層に用
いた場合も同様な結果であった。
ン硅化物形成に際して、モリブデン膜上からSiイオン注
入を行った後熱処理を行う形成手順が示されているが、
この方法は平滑かつ均一な硅化物を得る方法として知ら
れているものである。Siイオン注入を行わないで単に熱
処理にのみよって形成された硅化物を多結晶合金層に用
いた場合も同様な結果であった。
（発明の効果） 本発明による方法においては、半導体表面への不純物拡
散は不純物拡散速度が十分速い多結晶合金層を通して行
われているため、著しく大きな横方向拡散が実現され、
厚い絶縁膜下の半導体表面への不純物ドーピングが達成
された。
散は不純物拡散速度が十分速い多結晶合金層を通して行
われているため、著しく大きな横方向拡散が実現され、
厚い絶縁膜下の半導体表面への不純物ドーピングが達成
された。
従って本発明によれば、MIS型トランジスタの従来の製
造手順を逆転しうる。例えば、ソースおよびドレイン形
成のための不純物ドーピングをリンシリケートガラスか
らなる層間絶縁膜に設けたコンタクトホールから行うこ
とが可能である。このことは、特に高性能集積回路に不
可欠な微細なMIS型トランジスタを形成する上で極めて
重要である。すなわち、従来は、拡散層深さ増大のため
に充分実施しえなかったリンシリケートガラスの緻密化
や平坦化のための高温熱処理を充分に行うことが可能と
なった。
造手順を逆転しうる。例えば、ソースおよびドレイン形
成のための不純物ドーピングをリンシリケートガラスか
らなる層間絶縁膜に設けたコンタクトホールから行うこ
とが可能である。このことは、特に高性能集積回路に不
可欠な微細なMIS型トランジスタを形成する上で極めて
重要である。すなわち、従来は、拡散層深さ増大のため
に充分実施しえなかったリンシリケートガラスの緻密化
や平坦化のための高温熱処理を充分に行うことが可能と
なった。
また、本発明における多結晶合金層として高融点金属の
硅化物を用いた場合には数Ω／□〜20Ω／□の低い電気
抵抗層が拡散層表面に形成されており、従来より大きな
問題点となっている浅い拡散層の抵抗増大の問題も同時
に解決された。
硅化物を用いた場合には数Ω／□〜20Ω／□の低い電気
抵抗層が拡散層表面に形成されており、従来より大きな
問題点となっている浅い拡散層の抵抗増大の問題も同時
に解決された。
また本発明では、不純物拡散は多結晶合金層あるいは多
結晶導電材料からなる配線の開口部を被った絶縁膜、か
ら行われるために、拡散時に前記多結晶合金層または多
結晶導電材料が拡散雰囲気に直接さらされることはない
ので、多結晶合金層あるいは多結晶導電材料からなる配
線表面にはいかなる表面あれも発生しなかった。
結晶導電材料からなる配線の開口部を被った絶縁膜、か
ら行われるために、拡散時に前記多結晶合金層または多
結晶導電材料が拡散雰囲気に直接さらされることはない
ので、多結晶合金層あるいは多結晶導電材料からなる配
線表面にはいかなる表面あれも発生しなかった。
また本発明では、熱拡散法によっているため前記の損傷
回復のためのアニールは必要でなく、かつ、不純物ドー
ピングが必要な高温熱処理を充分行った後に実施される
ために、浅い接合形成の点でイオン注入法より有利であ
る。
回復のためのアニールは必要でなく、かつ、不純物ドー
ピングが必要な高温熱処理を充分行った後に実施される
ために、浅い接合形成の点でイオン注入法より有利であ
る。
以上本発明によって、微細なMISトランジスタのソース
及びドレインあるいは配線に用いる拡散層となしうる高
信頼でかつ低抵抗な浅い不純物拡散層の形成方法が得ら
れた。
及びドレインあるいは配線に用いる拡散層となしうる高
信頼でかつ低抵抗な浅い不純物拡散層の形成方法が得ら
れた。
第１(a)〜(d)，第２図(a)〜(c)は実施例を説明するため
の試料断面模式図。図中の番号はそれぞれ以下のものを
示す。 100，300……単結晶シリコン基板、101，104，304，10
6，307，309……酸化シリコン膜、102……モリブデン
膜、103，303……モリブデン硅化物層、105，305……モ
リブデン硅化物の露出表面、107，310……燐の拡散層、
306……モリブデン硅化物配線、308……モリブデン硅化
物配線の露出表面
の試料断面模式図。図中の番号はそれぞれ以下のものを
示す。 100，300……単結晶シリコン基板、101，104，304，10
6，307，309……酸化シリコン膜、102……モリブデン
膜、103，303……モリブデン硅化物層、105，305……モ
リブデン硅化物の露出表面、107，310……燐の拡散層、
306……モリブデン硅化物配線、308……モリブデン硅化
物配線の露出表面
Claims (1)
- 【請求項１】シリコン半導体基板またはシリコン半導体
薄膜上にモリブデン、タングステン、チタンあるいはタ
ンタルのなかから選んだ高融点金属、もしくはその多層
膜によって構成された導電薄膜を形成する工程と、該導
電薄膜と前記シリコン半導体とが接する個所において該
導電膜と前記半導体との合金化反応を生ぜしめて多結晶
合金層を形成する工程と、該多結晶合金層あるいは該多
結晶合金層に接続する多結晶導電材料よりなる配線を被
う様に絶縁膜を形成する工程と、該絶縁膜の所定の領域
を開口し前記多結晶合金層の一部あるいは前記多結晶導
電材料よりなる配線の一部を露出させた後、不純物を透
過させる性質の絶縁膜を前記露出部分を被うように形成
する工程と、前記開口部よりこの絶縁膜を通して不純物
を拡散させることにより、当該絶縁膜下の前記多結晶合
金層あるいは前記多結晶導電材料よりなる配線及び前記
多結晶合金層を通して前記多結晶合金層に接する半導体
領域に不純物を拡散する工程とを含むことを特徴とする
半導体への不純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049843A JPH0656835B2 (ja) | 1984-03-15 | 1984-03-15 | 半導体への不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049843A JPH0656835B2 (ja) | 1984-03-15 | 1984-03-15 | 半導体への不純物拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60193330A JPS60193330A (ja) | 1985-10-01 |
| JPH0656835B2 true JPH0656835B2 (ja) | 1994-07-27 |
Family
ID=12842349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59049843A Expired - Lifetime JPH0656835B2 (ja) | 1984-03-15 | 1984-03-15 | 半導体への不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656835B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05264010A (ja) * | 1992-03-19 | 1993-10-12 | Hitachi Ltd | 流動層処理装置及び加圧流動層複合発電装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2523675B2 (ja) * | 1987-08-31 | 1996-08-14 | 株式会社日立製作所 | パツフア式ガス遮断器 |
-
1984
- 1984-03-15 JP JP59049843A patent/JPH0656835B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60193330A (ja) | 1985-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523055B2 (ja) | ||
| JPS6152584B2 (ja) | ||
| US5654209A (en) | Method of making N-type semiconductor region by implantation | |
| JPH0656835B2 (ja) | 半導体への不純物拡散方法 | |
| JPH0329189B2 (ja) | ||
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH0653237A (ja) | 半導体素子の製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6140057A (ja) | 半導体装置及びその製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH02288341A (ja) | Ｍｉｓ型半導体装置 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP2567832B2 (ja) | 半導体装置の製造方法 | |
| JPH0527243B2 (ja) | ||
| JPS6115589B2 (ja) | ||
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS6097668A (ja) | 半導体装置及びその製造方法 | |
| JPH069212B2 (ja) | 半導体装置の製造方法 | |
| JPS5947473B2 (ja) | 半導体装置の製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH0478009B2 (ja) |