JPH065939A - 相補型超伝導体装置 - Google Patents

相補型超伝導体装置

Info

Publication number
JPH065939A
JPH065939A JP4156468A JP15646892A JPH065939A JP H065939 A JPH065939 A JP H065939A JP 4156468 A JP4156468 A JP 4156468A JP 15646892 A JP15646892 A JP 15646892A JP H065939 A JPH065939 A JP H065939A
Authority
JP
Japan
Prior art keywords
type
complementary
superconductor
channel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4156468A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4156468A priority Critical patent/JPH065939A/ja
Publication of JPH065939A publication Critical patent/JPH065939A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【目的】高速化及び低消費電力化に適した酸化物超伝導
体によるトランジスタ構成を提供する。 【構成】正孔伝導型酸化物超伝導体によるトランジスタ
と電子伝導型酸化物超伝導体によるトランジスタを相補
型に形成する事を特徴とする相補型超伝導体装置。基板
401上にNチャネルMISu型FET用のP型超伝導
体膜 402とPチャネルMISu型FET用のN型超
伝導体膜403を形成する。絶縁膜404および405
を形成しゲート絶縁膜と成し、金属膜あるいは超伝導体
膜自体から成る電極406および407をゲート電極と
する。ソース・ドレインの電極408、409、410
および411を相補型に結線してインバータ装置を形成
する。 【効果】FET型だけでなく、バイポーラ型でも高速化
と低消費電力化を図れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は超伝導体装置に係り、相
補型トランジスタに関する。
【0002】
【従来の技術】従来、酸化物超伝導体トランジスタとし
て、 (ア) 特開昭63ー311778によると、Pチャネ
ル・深い空乏層型のMESu型FETから成る単チャネ
ル・ユニポーラトランジスタとの提案はあったが、Nチ
ャネル・深い空乏層型のMESu型FETから成る単チ
ャネル・ユニポーラトランジスタの提案は無かった。
【0003】(イ) 特開平1ー207982による
と、Pチャネル・深い空乏層型のMESu型FETから
成る単チャネル・ユニポーラトランジスタとNチャネル
・エンハンスメント型のMESu型FETから成る単チ
ャネル・ユニポーラトランジスタの提案はあったが、N
チャネル・深い空乏層型のMESu型FETから成る単
チャネル・ユニポーラトランジスタとPチャネル・エン
ハンスメント型のMESu型FETから成る単チャネル
・ユニポーラトランジスタの提案は無かった。
【0004】(ウ) 特開平2ー91985によると、
NPN及びPNP構造から成る単体バイポーラトランジ
スタの提案はあった。
【0005】
【発明が解決しようとする課題】しかし、上記従来技術
によると、酸化物超伝導体装置としては、単体トランジ
スタあるいは単チャネルFETの提案のみであり、集積
化した場合に一層の高速化あるいは低消費電力化を図る
事が出来ないと云う課題がある。
【0006】本発明は、かかる従来技術の課題を解決
し、高速化及び低消費電力化に適した酸化物超伝導体に
よるトランジスタ構成を提供する事を目的とする。
【0007】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成する為に、本発明は、相補型超伝導体装置に
関し、(1) 正孔伝導(以下P)型酸化物超伝導体に
よるトランジスタと電子伝導(以下N)型酸化物超伝導
体によるトランジスタを相補型に形成する手段を取る事
を基本とし、(2) エミッタ・ベース・コレクタにP
NP接合から成るバイポーラ型トランジスタとNPN接
合から成るバイポーラ型トランジスタとを相補型に形成
する手段を取る事、及び(3) 深い空乏層(Deep
Depletion)から成るPチャネルMISu型
FETとNチャネルMISu型FETとを相補型に形成
する手段を取る事、及び(4) PチャネルMISu型
FETとNチャネルMISu型FETとを相補型に形成
する手段を取る事、及び(5) PチャネルMESu型
FETとNチャネルMESu型FETとを相補型に形成
する手段を取る事、等の手段を取る。
【0008】
【実施例】以下、実施例により本発明を詳述する。
【0009】図1は、本発明の相補型バイポーラトラン
ジスタの一実施例を示す断面図である。すなわち、チタ
ン酸ストロンチュウムや酸化マグネシュウムやサファイ
ヤあるいはシリコン上に形成した酸化膜上に後で超伝導
体膜が形成された部分を除く部分はエッチング除去され
るチタンと白金膜を形成した基板101上にセリュウム
・ネオジュウム・銅酸化物やトリュウム・ネオジュウム
・銅酸化物等から成るN型酸化物超伝導体膜102及び
イットリュウム・バリュウム・銅酸化物等を代表例とす
るP型酸化物超伝導体膜105を分子線エピタキシャル
法、スパッタ法あるいはCVD法等による膜形成法とホ
トエッチング法等により部分的に形成し、各々のバイポ
ーラトランジスタのコレクタ領域あるいはエミッタ領域
となし、ここではコレクタ領域として例示してある。次
に前記N型酸化物超伝導体膜102及びP型酸化物超伝
導体膜105上にベース領域として各々異なった伝導型
のP型超伝導体膜103およびN型超伝導体膜106を
前記と同様に分子線エピタキシャル法あるいはスパッタ
法等とホトエッチング法等により部分的に形成し、次に
ベース領域と異なった伝導型のN型超伝導体膜104お
よびP型超伝導体膜107を前記と同様に分子線エピタ
キシャル法あるいはスパッタ法等とホト・エッチング法
等により部分的に形成しエミッタあるいはコレクタ領域
となし、ここではエミッタ領域として例示してある。次
に銀膜あるいは超伝導体膜自体等からなる電極108、
109、110および111、112、113等を各々
コレクタ、ベース、エミッタ電極となして形成し、NP
NトランジスタとPNPトランジスタとを相補型に結線
し、エミッタE、ベースBおよびコレクタへの印加電圧
極性が正の+Vと負のーVとを印加する引出し電極と成
す。
【0010】図2は本発明の相補型バイポーラトランジ
スタの他の実施例を示す断面図である。すなわち、基板
201上にN型超伝導体膜204および202をNPN
ラテラルトランジスタの各々エミッタおよびコレクタと
し、P型超伝導体膜205および207をPNPラテラ
ルトランジスタの各々エミッタおよびコレクタとして形
成し、次にP型超伝導体膜209およびN型超伝導体膜
206を各々のトランジスタのベース領域として形成す
るが、エミッタ領域、コレクタ領域の形成とベース領域
の形成順は逆転してもよく、結果的にPNPトランジス
タとNPNトランジスタとをラテラルに形成し、次に電
極208、209、210および211、212、21
3等を各々コレクタ、ベース、エミッタ電極となして形
成し、NPNトランジスタとPNPトランジスタとを相
補型に結線し、エミッタE、ベースBおよびコレクタへ
の印加電圧極性が正の+Vと負のーVとを印加する引出
し電極と成す。
【0011】図3は本発明の深い空乏層から成るPチャ
ネルMISu型FETとNチャネルMISu型FETとを
相補型トランジスタとした場合の一実施例を示す断面図
である。すなわち、基板301上にP型超伝導体膜30
3とN型超伝導体膜302を10nm厚さ程度に形成
し、次ぎにチタン酸ストロンチュウム膜や酸化マグネシ
ュウム膜やアルミナ膜あるいはシリコン酸化膜やシリコ
ン窒化膜等の絶縁膜304および305を分子線エピタ
キシャル法、スパッタ法あるいはCVD法等による膜形
成法により5nm厚さ程度に形成しゲート絶縁膜と成
し、次いで金属膜あるいは超伝導体膜自体から成る電極
306および307を形成後ホト・エッチングによりゲ
ート電極と成し、該ゲート電極をマスクとして自己整合
的な方法等により前記ゲート絶縁膜をホトエッチング
し、次ぎにソース・ドレインの電極308、309、3
10および311や場合によってはゲートの電極306
および307自体とするか、あるいはその上に銀膜ある
いは超伝導体膜自体で形成し、相補型に結線して電源電
圧VDD、基板電圧Vss、信号の入力電圧VINおよび信
号の出力電圧 VOUT等を付与あるいは出力するインバ
ータ基本装置を形成する。 図4は本発明のエンハンス
メント型のPチャネルMISu型FETとNチャネルM
ISu型FETとを相補型トランジスタとした場合一実
施例を示すの断面図である。すなわち、基板401上に
NチャネルMISu型FET用のP型超伝導体膜402
とPチャネルMISu型FET用のN型超伝導体膜40
3を1nm厚さ程度に形成し、次ぎ絶縁膜404および
405を5nm厚さ程度に形成しゲート絶縁膜と成し、
次いで金属膜あるいは超伝導体膜自体から成る電極40
6および407を形成後ホト・エッチングによりゲート
電極と成し、該ゲート電極をマスクとして自己整合的な
方法等により前記ゲート絶縁膜をホトエッチングし、次
ぎにソース・ドレインの電極408、409、410お
よび411や場合によってはゲートの電極406および
407自体とするか、あるいはその上に銀膜あるいは超
伝導体膜自体で形成し、相補型に結線して電源電圧VD
D、基板電圧Vss、信号の入力電圧VINおよび信号の
出力電圧VOUT等を付与あるいは出力するインバータ基
本装置を形成する。
【0012】図5は本発明のMESu型FETを相補型
に形成した場合の一実施例を示す断面図である。すなわ
ち、基板501上にP型超伝導体膜503とN型超伝導
体膜502を10nm厚さ程度に形成し、次ぎにN型超
伝導体膜505とN型超伝導体膜504をゲート領域に
形成しそのままゲート電極とするかあるいは、その上に
金属膜から成る電極507および506を形成後ホト・
エッチングによりゲート電極と成し、、次ぎにソース・
ドレインの電極508、509、510および511や
場合によってはゲートは電極506および507自体と
するか、あるいはその上に銀膜あるいは超伝導体膜自体
で形成し、相補型に結線して電源電圧VDD、基板電圧V
ss、信号の入力電圧VINおよび信号の出力電圧 VOU
T等を付与あるいは出力するインバータ基本装置を形成
する。尚MESu型FETは次ぎの実施例を含め、いず
れも深い空乏層型のFETによる相補型のMESu型F
ETと成る。
【0013】図6は本発明のMESu型FETを相補型
に形成した場合の他の実施例を示す断面図である。すな
わち、基板601上にP型超伝導体膜603とN型超伝
導体膜602を10nm厚さ程度に形成し、次ぎにその
上に白金等のショットキー接合を形成する金属膜から成
るゲートの電極605および604を形成後ホト・エッ
チングによりゲート電極と成し、次ぎにソース・ドレイ
ンの電極608、609、610および611や場合に
よってはゲートは電極605および604自体とする
か、あるいはその上に銀膜あるいは超伝導体膜自体で形
成し、相補型に結線して電源電圧 VDD、基板電圧Vs
s、信号の入力電圧VINおよび信号の出力電圧 VOUT
等を付与あるいは出力するインバータ基本装置を形成す
る。
【0014】
【発明の効果】本発明により、超伝導体トランジスタの
一層の高速化と低消費電力化を図る事ができる効果があ
る。
【図面の簡単な説明】
【図1】 本発明の相補型バイポーラトランジスタの一
実施例を示す断面図である。
【図2】 本発明の相補型バイポーラトランジスタの他
の実施例を示す断面図である。
【図3】 本発明の深い空乏層から成るPチャネルMI
Su型FETとNチャネルMISu型FETとを相補型ト
ランジスタとした場合の一実施例を示す断面図である。
【図4】 本発明のエンハンスメント型のPチャネルM
ISu型FETとNチャネルMISu型FETとを相補型
トランジスタとした場合一実施例を示すの断面図であ
る。
【図5】 本発明のMESu型FETを相補型に形成し
た場合の一実施例を示す断面図である。
【図6】 本発明のMESu型FETを相補型に形成し
た場合の他の実施例を示す断面図である。
【符号の説明】
101、201、301、401、501、601・・
・基板 102、104、111、202、204、206、3
02、403、502、505、602・・・N(電子
伝導)型超伝導体 103、105、107、203、205、207、3
03、402、503、504、603・・・P(正孔
伝導)型超伝導体 108、109、110、111、112、113、2
08、209、210、211、212、213、30
6、307、308、309、310、311、40
6、407、408、409、410、411、50
6、507、508、509、510、511、60
4、605、606、607、608、609、61
0、611、・・・電極 304、305、404、405・・・絶縁膜 E・・・エミッタ B・・・ベース +V・・・正電圧 ーV・・・負電圧 VDD・・・電源電圧 VSS・・・基板電圧 VIN・・・入力電圧 VOUT・・・出力電圧

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 正孔伝導(以下P)型酸化物超伝導体に
    よるトランジスタと電子伝導(以下N)型酸化物超伝導
    体によるトランジスタを相補型に形成する事を特徴とす
    る相補型超伝導体装置。
  2. 【請求項2】 エミッタ・ベース・コレクタにPNP接
    合から成るバイポーラ型トランジスタとNPN接合から
    成るバイポーラ型トランジスタとを相補型に形成する事
    を特徴とする相補型超伝導体装置。
  3. 【請求項3】 深い空乏層(Deep Depleti
    on)から成るPチャネルMISU(etal
    surator Superconductor)型F
    ET(ield ffect ransisto
    r)とNチャネル MISu型FETとを相補型に形成
    する事を特徴とする相補型超伝導体装置。
  4. 【請求項4】 PチャネルMISu型FETとNチャネ
    ルMIS型FETとを相補型に形成する事を特徴とする
    相補型超伝導体装置。
  5. 【請求項5】 PチャネルMESu(etal
    ectrodeSuperconductor)型FE
    TとNチャネルMESu型FETとを相補型に形成する
    事を特徴とする相補型超伝導体装置。
JP4156468A 1992-06-16 1992-06-16 相補型超伝導体装置 Pending JPH065939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4156468A JPH065939A (ja) 1992-06-16 1992-06-16 相補型超伝導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4156468A JPH065939A (ja) 1992-06-16 1992-06-16 相補型超伝導体装置

Publications (1)

Publication Number Publication Date
JPH065939A true JPH065939A (ja) 1994-01-14

Family

ID=15628410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4156468A Pending JPH065939A (ja) 1992-06-16 1992-06-16 相補型超伝導体装置

Country Status (1)

Country Link
JP (1) JPH065939A (ja)

Similar Documents

Publication Publication Date Title
US5986287A (en) Semiconductor structure for a transistor
EP0243603A2 (en) Binary logic circuit
JPS58501205A (ja) モノリシツクに合併されたfet及びバイポ−ラ接合トランジスタ
US4654548A (en) Complementary logic circuit
JPH02143566A (ja) 二重拡散形絶縁ゲート電界効果トランジスタ
JP2803624B2 (ja) レベルシフト回路
JPS6211017Y2 (ja)
JPH065939A (ja) 相補型超伝導体装置
JP3248791B2 (ja) 半導体装置
JPH04370977A (ja) 量子化電界効果トランジスタ
JPS6116574A (ja) 電界効果トランジスタおよびその製造方法
JPH01238172A (ja) Mos型半導体素子の製造方法
JPH0529616A (ja) 量子効果型電界効果トランジスタ
JP3279281B2 (ja) 半導体集積回路装置
JPS6340376A (ja) 電界効果型半導体装置
JPH0590515A (ja) 電圧転送回路
JPH05206380A (ja) Mos型半導体装置
JPH0680825B2 (ja) 半導体装置
JPS62104068A (ja) 半導体集積回路装置
JPH01134974A (ja) 縦型mosfet
JP2939275B2 (ja) 半導体集積回路装置
JPH09148591A (ja) ダイオード、igbtおよび集積回路
JPS6298764A (ja) 半導体装置
JPH01194348A (ja) 半導体装置
JPH065936A (ja) 超伝導トランジスタ