JPH0659643A - 液晶表示装置の歪補正方法 - Google Patents
液晶表示装置の歪補正方法Info
- Publication number
- JPH0659643A JPH0659643A JP22798792A JP22798792A JPH0659643A JP H0659643 A JPH0659643 A JP H0659643A JP 22798792 A JP22798792 A JP 22798792A JP 22798792 A JP22798792 A JP 22798792A JP H0659643 A JPH0659643 A JP H0659643A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置のＰＬＬ回路において、表示画
像の歪を補正する。 【構成】 入力映像信号の水平同期信号に同期したドッ
トクロックを出力するため、位相比較器１、ＬＰＦ部
２、ＶＣＯ部３および分周部４で構成した液晶表示装置
のＰＬＬ回路において、水平同期信号に同期し、当該表
示画像の歪に応じて上記ＶＣＯ部３からのドットクロッ
クの周波数を１水平同期期間内で可変可能とする制御信
号を出力するタイミング制御部５と、この制御信号とＬ
ＰＦ部２の出力信号とを加算する加算部６と、その可変
周波数の増加分および減少分が１水平同期期間内で同じ
になるように、上記加算部６からの信号の平均値をＬＰ
Ｆ部の出力レベルに一致させるレベルシフト部７とを有
し、このレベルシフト部７からの信号をＶＣＯ部３の制
御電圧とし、同ＶＣＯ部３の出力ドットクロックのパル
ス幅が可変し、当該表示画像を逆に歪ませて、同表示画
像の歪を補正している。
像の歪を補正する。 【構成】 入力映像信号の水平同期信号に同期したドッ
トクロックを出力するため、位相比較器１、ＬＰＦ部
２、ＶＣＯ部３および分周部４で構成した液晶表示装置
のＰＬＬ回路において、水平同期信号に同期し、当該表
示画像の歪に応じて上記ＶＣＯ部３からのドットクロッ
クの周波数を１水平同期期間内で可変可能とする制御信
号を出力するタイミング制御部５と、この制御信号とＬ
ＰＦ部２の出力信号とを加算する加算部６と、その可変
周波数の増加分および減少分が１水平同期期間内で同じ
になるように、上記加算部６からの信号の平均値をＬＰ
Ｆ部の出力レベルに一致させるレベルシフト部７とを有
し、このレベルシフト部７からの信号をＶＣＯ部３の制
御電圧とし、同ＶＣＯ部３の出力ドットクロックのパル
ス幅が可変し、当該表示画像を逆に歪ませて、同表示画
像の歪を補正している。
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置を用い
たプロジェクタ等において表示画像の光学的歪を補正す
る液晶表示装置の歪補正方法に関するものである。
たプロジェクタ等において表示画像の光学的歪を補正す
る液晶表示装置の歪補正方法に関するものである。
【０００２】
【従来例】従来、この種のプロジェクタの液晶表示装置
は、例えばＴＦＴ型の液晶を駆動する方式として１ＬＡ
Ｔ（Ｌｉｎｅ ａｔ ａ Ｔｉｍｅ）方式を採用してお
り、この駆動方式によると、入力映像信号の１水平同期
期間（１Ｈ）の間にサンプリングされた信号が次の１水
平同期期間に画像として表示される。この場合、上記サ
ンプリングされた信号（画像）を液晶表示装置に表示す
るために、入力映像信号の水平同期信号に同期したドッ
トクロック（ｆｃｋ）が必要であり、このドットクロッ
クの発生回路として、例えば図３に示すＰＬＬ回路が用
いられている。
は、例えばＴＦＴ型の液晶を駆動する方式として１ＬＡ
Ｔ（Ｌｉｎｅ ａｔ ａ Ｔｉｍｅ）方式を採用してお
り、この駆動方式によると、入力映像信号の１水平同期
期間（１Ｈ）の間にサンプリングされた信号が次の１水
平同期期間に画像として表示される。この場合、上記サ
ンプリングされた信号（画像）を液晶表示装置に表示す
るために、入力映像信号の水平同期信号に同期したドッ
トクロック（ｆｃｋ）が必要であり、このドットクロッ
クの発生回路として、例えば図３に示すＰＬＬ回路が用
いられている。
【０００３】図において、このＰＬＬ回路は位相比較器
１、ＬＰＦ（ローパスフィルタ）部２、ＶＣＯ部３およ
び分周部（１／Ｎ分周部）４で構成されており、このＰ
ＬＬ回路は入力映像信号の水平同期信号を追跡して同水
平同期信号にその出力ドッドクロックの位相を合わせ
る。
１、ＬＰＦ（ローパスフィルタ）部２、ＶＣＯ部３およ
び分周部（１／Ｎ分周部）４で構成されており、このＰ
ＬＬ回路は入力映像信号の水平同期信号を追跡して同水
平同期信号にその出力ドッドクロックの位相を合わせ
る。
【０００４】また、上記液晶表示装置においては、各画
素の位置が決まっており、物理的に動くことがないこと
から、上記１水平同期期間の間のサンプリング位置によ
って画像の表示位置が決定される。このサンプリング位
置は、液晶の画素数および表示有効期間によって決定す
るドットクロック（図４（ｂ）に示す）と、サンプリン
グ開始位置を決めるスタートパルス（図４（ｃ）に示
す）とによって決まる。
素の位置が決まっており、物理的に動くことがないこと
から、上記１水平同期期間の間のサンプリング位置によ
って画像の表示位置が決定される。このサンプリング位
置は、液晶の画素数および表示有効期間によって決定す
るドットクロック（図４（ｂ）に示す）と、サンプリン
グ開始位置を決めるスタートパルス（図４（ｃ）に示
す）とによって決まる。
【０００５】
【発明が解決しようとする課題】ところで、上記プロシ
ェクタ等の液晶表示装置の表示画像が光学的に歪んでし
まうことがある。この場合、通常サンプリング位置がド
ットクロックの立ち上がりから一定時間後のタイミング
であることから（図４の点線に示す）、このドットクロ
ックのパルス幅を可変すれば、上記サンプリング位置を
変えることができる一方、各画素の位置が物理的に不変
であることから、上記光学的歪みを補正することが可能
である。
ェクタ等の液晶表示装置の表示画像が光学的に歪んでし
まうことがある。この場合、通常サンプリング位置がド
ットクロックの立ち上がりから一定時間後のタイミング
であることから（図４の点線に示す）、このドットクロ
ックのパルス幅を可変すれば、上記サンプリング位置を
変えることができる一方、各画素の位置が物理的に不変
であることから、上記光学的歪みを補正することが可能
である。
【０００６】しかしながら、上記ドットクロックの周波
数ｆｃｋがｆｈ（水平同期信号の周波数）×Ｎであり、
上記表示画像の歪に応じてドットクロックのパルス幅を
可変すると、このドットクロックの周波数ｆｃｋを１／
Ｎとしてもｆｈとならず、つまり１水平同期期間内のド
ットクロックの数が変化してしまい、上記ＰＬＬ回路が
ロックしなくなるため、上記表示画像の光学的歪に対し
ては補正する手段がなかった。
数ｆｃｋがｆｈ（水平同期信号の周波数）×Ｎであり、
上記表示画像の歪に応じてドットクロックのパルス幅を
可変すると、このドットクロックの周波数ｆｃｋを１／
Ｎとしてもｆｈとならず、つまり１水平同期期間内のド
ットクロックの数が変化してしまい、上記ＰＬＬ回路が
ロックしなくなるため、上記表示画像の光学的歪に対し
ては補正する手段がなかった。
【０００７】この発明は上記課題に鑑みなされたもので
あり、その目的は液晶表示装置の表示画像の光学的歪を
補正することができるようにした液晶表示装置の歪補正
方法を提供することにある。
あり、その目的は液晶表示装置の表示画像の光学的歪を
補正することができるようにした液晶表示装置の歪補正
方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の液晶表示装置の歪補正方法は、入力映像
信号による画像を液晶表示装置に表示可能とするため、
同入力映像信号の水平同期信号に同期してドットクロッ
クを発生する際、上記水平同期信号の１水平同期期間内
で上記ドットクロックのパルス幅を上記液晶表示装置の
表示画像の歪に応じて可変し、このパルス幅可変の増加
分および減少分が同じになるように、上記ドットクロッ
クを変調するようにしたことを要旨とする。
に、この発明の液晶表示装置の歪補正方法は、入力映像
信号による画像を液晶表示装置に表示可能とするため、
同入力映像信号の水平同期信号に同期してドットクロッ
クを発生する際、上記水平同期信号の１水平同期期間内
で上記ドットクロックのパルス幅を上記液晶表示装置の
表示画像の歪に応じて可変し、このパルス幅可変の増加
分および減少分が同じになるように、上記ドットクロッ
クを変調するようにしたことを要旨とする。
【０００９】
【作用】上記構成としたので、上記ドットクロックを発
生するＰＬＬ回路において、ＶＣＯ部から出力されるド
ットクロックの周波数が表示画像の歪に応じて可変さ
れ、つまりパルス幅が可変され、かつこの可変分による
増加および減少が１水平同期期間（１Ｈ）内で同じにさ
れる。したがって、１水平同期期間内に発生するドット
クロックの数が変化することもなく、上記ＰＬＬ回路の
ロックが確実にかかり、また画像表示のためのサンプリ
ング位置を当該表示画像に応じて可変することができ、
そして表示画像を逆に歪ませることによって、当該表示
画像の歪みが補正される。
生するＰＬＬ回路において、ＶＣＯ部から出力されるド
ットクロックの周波数が表示画像の歪に応じて可変さ
れ、つまりパルス幅が可変され、かつこの可変分による
増加および減少が１水平同期期間（１Ｈ）内で同じにさ
れる。したがって、１水平同期期間内に発生するドット
クロックの数が変化することもなく、上記ＰＬＬ回路の
ロックが確実にかかり、また画像表示のためのサンプリ
ング位置を当該表示画像に応じて可変することができ、
そして表示画像を逆に歪ませることによって、当該表示
画像の歪みが補正される。
【００１０】
【実施例】この発明の液晶表示装置の歪補正方法は、Ｔ
ＦＴ型の液晶を１ＬＡＴ（Ｌａｉｎｅ ａｔ ａ Ｔｉ
ｍｅ）駆動方式で駆動する際、入力映像信号に同期して
発生するドットクロックのパルス幅を１水平同期期間
（１Ｈ）内で当該光学的歪に応じて可変し、かつ同１水
平同期期間内でそのパルス幅の可変分、増やした分およ
び減じた分が同じになるように、上記ドットクロックを
ＦＭ変調する。
ＦＴ型の液晶を１ＬＡＴ（Ｌａｉｎｅ ａｔ ａ Ｔｉ
ｍｅ）駆動方式で駆動する際、入力映像信号に同期して
発生するドットクロックのパルス幅を１水平同期期間
（１Ｈ）内で当該光学的歪に応じて可変し、かつ同１水
平同期期間内でそのパルス幅の可変分、増やした分およ
び減じた分が同じになるように、上記ドットクロックを
ＦＭ変調する。
【００１１】そのため、上記ドットクロックを発生する
ＰＬＬ回路は、図１に示す構成をしている。なお、図１
中、図３と同一部分には同一符号を付し重複説明を省略
する。
ＰＬＬ回路は、図１に示す構成をしている。なお、図１
中、図３と同一部分には同一符号を付し重複説明を省略
する。
【００１２】図において、このＰＬＬ回路は、入力映像
信号の水平同期信号に同期し、当該光学的歪に応じた制
御信号を出力するタイミング制御部５と、タイミング制
御部５からの制御信号をＬＰＦ部２の出力信号に加算す
る加算部６と、この加算部６の出力信号の直流分を除去
し、かつ平均値と一致するようにレベルシフトしてＶＣ
Ｏ部３の制御電圧とするレベルシフト部とを備えてい
る。
信号の水平同期信号に同期し、当該光学的歪に応じた制
御信号を出力するタイミング制御部５と、タイミング制
御部５からの制御信号をＬＰＦ部２の出力信号に加算す
る加算部６と、この加算部６の出力信号の直流分を除去
し、かつ平均値と一致するようにレベルシフトしてＶＣ
Ｏ部３の制御電圧とするレベルシフト部とを備えてい
る。
【００１３】次に、上記構成のＰＬＬ回路が適用される
液晶表示装置の歪補正方法を図２のタイムチャート図を
参照して説明する。まず当該液晶表示装置に表示されて
いる画像が当該光学系によって歪んでいるものとする。
液晶表示装置の歪補正方法を図２のタイムチャート図を
参照して説明する。まず当該液晶表示装置に表示されて
いる画像が当該光学系によって歪んでいるものとする。
【００１４】そして、上記タイミング制御部５に対して
何らの指示、つまり当該光学的歪に応じた指示が出され
ていると、タイミング制御部５からは入力映像信号の水
平同期信号に同期し、ＶＣＯ部３からのクロックの周波
数を１水平同期期間（１Ｈ）内で当該光学的歪に応じて
可変する制御信号が出力される（図２（ｂ）に示す）。
このタイミング制御部５の出力制御信号が加算部６でＬ
ＰＦ部２からの信号（図２（ｃ）に示す）に加算され
（図２（ｄ）に加算され、さらにこの加算された信号は
レベルシフト部７でその直流分が除去され、かつその平
均値がＬＰＦ部２の出力信号レベルと一致するようにレ
ベルシフトされる。このレベルシフト部７によって得ら
れた信号は、１水平同期期間内で当該光学的歪に応じて
ＶＣＯ部３からのクロックの周波数を増加または減少す
る制御電圧になり（図２（ｄ）のａ，ｂに示す）、かつ
この周波数の増加および減少が同じになる。
何らの指示、つまり当該光学的歪に応じた指示が出され
ていると、タイミング制御部５からは入力映像信号の水
平同期信号に同期し、ＶＣＯ部３からのクロックの周波
数を１水平同期期間（１Ｈ）内で当該光学的歪に応じて
可変する制御信号が出力される（図２（ｂ）に示す）。
このタイミング制御部５の出力制御信号が加算部６でＬ
ＰＦ部２からの信号（図２（ｃ）に示す）に加算され
（図２（ｄ）に加算され、さらにこの加算された信号は
レベルシフト部７でその直流分が除去され、かつその平
均値がＬＰＦ部２の出力信号レベルと一致するようにレ
ベルシフトされる。このレベルシフト部７によって得ら
れた信号は、１水平同期期間内で当該光学的歪に応じて
ＶＣＯ部３からのクロックの周波数を増加または減少す
る制御電圧になり（図２（ｄ）のａ，ｂに示す）、かつ
この周波数の増加および減少が同じになる。
【００１５】上記ＶＣＯ部３の入力制御電圧が高くなる
と、同ＶＣＯ部３の出力クロックの周波数が高くなり、
つまりドットクロックのパルス幅が狭くなることから、
表示画像が水平方向に広がり、また入力制御電圧が低い
と、同ＶＣＯ部３の出力クロックの周波数が低くなり、
つまりドットクロックのパルス幅が広くなることから、
表示画像が水平方向に詰まり、表示画像が歪むことにな
る。そこで、上記ＶＣＯ部３の入力制御電圧が上記表示
画像の状態に対応して可変するように、上記タイミング
制御部５に指示すればよく、例えば表示画像に光学的歪
が生じた場合、表示画像に逆特性の歪を加えればよい。
なお、上記タイミング制御部５の出力制御信号は図２
（ｂ）に示す直線でなくともよく、表示画像の歪に応じ
た曲線の信号であってもよい。
と、同ＶＣＯ部３の出力クロックの周波数が高くなり、
つまりドットクロックのパルス幅が狭くなることから、
表示画像が水平方向に広がり、また入力制御電圧が低い
と、同ＶＣＯ部３の出力クロックの周波数が低くなり、
つまりドットクロックのパルス幅が広くなることから、
表示画像が水平方向に詰まり、表示画像が歪むことにな
る。そこで、上記ＶＣＯ部３の入力制御電圧が上記表示
画像の状態に対応して可変するように、上記タイミング
制御部５に指示すればよく、例えば表示画像に光学的歪
が生じた場合、表示画像に逆特性の歪を加えればよい。
なお、上記タイミング制御部５の出力制御信号は図２
（ｂ）に示す直線でなくともよく、表示画像の歪に応じ
た曲線の信号であってもよい。
【００１６】このように、逆特性の歪の指示を出すこと
により、当該表示画像の光学的歪に応じた制御電圧がＶ
ＣＯ部３に入力されるため、同ＶＣＯ部３においては現
出力クロック（ドットクロック）の周波数が１水平同期
期間内で可変され、つまり同ドットクロックのパルス幅
が増やされ、減らされ、しかもこの増加分および減少分
が１水平同期期間内で同じにされる。したがって、上記
１水平同期期間内で発生するドットクロックの数が変化
することもなく、つまり当該ＰＬＬ部のロックが外れる
こともなく、また上記ドットクロックのパルス幅が表示
画像の歪に応じて可変されることから、表示画像が逆特
性で歪ませることになり、結果同表示画像の歪が補正さ
れる。
により、当該表示画像の光学的歪に応じた制御電圧がＶ
ＣＯ部３に入力されるため、同ＶＣＯ部３においては現
出力クロック（ドットクロック）の周波数が１水平同期
期間内で可変され、つまり同ドットクロックのパルス幅
が増やされ、減らされ、しかもこの増加分および減少分
が１水平同期期間内で同じにされる。したがって、上記
１水平同期期間内で発生するドットクロックの数が変化
することもなく、つまり当該ＰＬＬ部のロックが外れる
こともなく、また上記ドットクロックのパルス幅が表示
画像の歪に応じて可変されることから、表示画像が逆特
性で歪ませることになり、結果同表示画像の歪が補正さ
れる。
【００１７】
【発明の効果】以上説明したように、この発明の液晶表
示装置の歪補正方法は、入力映像信号による画像を液晶
表示装置に表示可能とするため、同入力映像信号の水平
同期信号に同期してドットクロックを発生する際、上記
水平同期信号の１水平同期期間内で上記ドットクロック
のパルス幅を上記液晶表示装置の表示画像の歪に応じて
可変し、このパルス幅の増加分および減少分が同じにな
るように、上記ドットクロックを変調するようにしたの
で、１水平同期期間内で画像表示のためのサンプリング
位置を当該表示画像の歪に応じて可変することができ、
また１水平同期期間内に発生するドットクロックの数が
変化しないことから、同ドットクロックを発生するＰＬ
Ｌ回路のロックが確実にかかり、当該表示画像の歪（光
学的歪）を補正することができるという有用な効果があ
る。
示装置の歪補正方法は、入力映像信号による画像を液晶
表示装置に表示可能とするため、同入力映像信号の水平
同期信号に同期してドットクロックを発生する際、上記
水平同期信号の１水平同期期間内で上記ドットクロック
のパルス幅を上記液晶表示装置の表示画像の歪に応じて
可変し、このパルス幅の増加分および減少分が同じにな
るように、上記ドットクロックを変調するようにしたの
で、１水平同期期間内で画像表示のためのサンプリング
位置を当該表示画像の歪に応じて可変することができ、
また１水平同期期間内に発生するドットクロックの数が
変化しないことから、同ドットクロックを発生するＰＬ
Ｌ回路のロックが確実にかかり、当該表示画像の歪（光
学的歪）を補正することができるという有用な効果があ
る。
【図１】この発明の一実施例を示し、液晶表示装置の歪
補正方法が適用されるＰＬＬ回路の概略的ブロック線図
である。
補正方法が適用されるＰＬＬ回路の概略的ブロック線図
である。
【図２】この発明の液晶表示装置の歪補正方法を説明す
る概略的タイムチャート図である。
る概略的タイムチャート図である。
【図３】従来の液晶表示装置に用いられるＰＬＬ回路の
概略的ブロック線図である。
概略的ブロック線図である。
【図４】従来の液晶表示装置の動作を説明する概略的タ
イムチャート図である。
イムチャート図である。
１ 位相比較器 ２ ＬＰＦ部 ３ ＶＣＯ部 ４ 分周部 ５ タイミング制御部 ６ 加算部 ７ レベルシフト部
Claims (1)
- 【請求項１】 入力映像信号による画像を液晶表示装置
に表示可能とするため、同入力映像信号の水平同期信号
に同期してドットクロックを発生する際、前記水平同期
信号の１水平同期期間内で前記ドットクロックのパルス
幅を前記液晶表示装置の表示画像の歪に応じて可変し、
該パルス幅可変の増加分および減少分が同じになるよう
に、前記ドットクロックを変調するようにしたことを特
徴とする液晶表示装置の歪補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22798792A JPH0659643A (ja) | 1992-08-04 | 1992-08-04 | 液晶表示装置の歪補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22798792A JPH0659643A (ja) | 1992-08-04 | 1992-08-04 | 液晶表示装置の歪補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659643A true JPH0659643A (ja) | 1994-03-04 |
Family
ID=16869393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22798792A Withdrawn JPH0659643A (ja) | 1992-08-04 | 1992-08-04 | 液晶表示装置の歪補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0765078A3 (en) * | 1995-09-22 | 1997-06-18 | Toshiba Kk | Liquid crystal display device |
| EP0797183A1 (en) * | 1996-03-22 | 1997-09-24 | Sharp Kabushiki Kaisha | Matrix-type display device and method for driving the same |
-
1992
- 1992-08-04 JP JP22798792A patent/JPH0659643A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0765078A3 (en) * | 1995-09-22 | 1997-06-18 | Toshiba Kk | Liquid crystal display device |
| US5940061A (en) * | 1995-09-22 | 1999-08-17 | Kabushiki Kaisha Toshiba | Liquid-crystal display |
| EP0797183A1 (en) * | 1996-03-22 | 1997-09-24 | Sharp Kabushiki Kaisha | Matrix-type display device and method for driving the same |
| US6020872A (en) * | 1996-03-22 | 2000-02-01 | Sharp Kabushiki Kaisha | Matrix-type display device and method for driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689664A (en) | Circuit arrangement for deriving digital color signals from an analog television signal | |
| JP3487803B2 (ja) | サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路 | |
| JPH02166496A (ja) | パルス発生回路 | |
| KR980009427U (ko) | Lcd모니터의 수직화면 제어장치 | |
| US6686969B1 (en) | Display device | |
| JP3309738B2 (ja) | 画像表示装置 | |
| JPH0659643A (ja) | 液晶表示装置の歪補正方法 | |
| US6346936B2 (en) | Liquid crystal driving device | |
| US7298916B2 (en) | Image signal processing apparatus and method | |
| JP3460555B2 (ja) | 液晶表示装置 | |
| JP4237288B2 (ja) | 集積回路および液晶表示デバイス | |
| JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| JPH10191093A (ja) | デジタル水平フライバック制御回路 | |
| JPH0214618A (ja) | デジタルｐｌｌ回路 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JP3518317B2 (ja) | 画像表示装置におけるドットクロック自動再生装置 | |
| JPH04324780A (ja) | ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路 | |
| JPH01101776A (ja) | 水平発振回路 | |
| JPH11261843A (ja) | 表示制御装置及び表示装置の制御方法 | |
| JPH05197356A (ja) | 画像表示装置 | |
| JPH117268A (ja) | サンプルホールド回路 | |
| JPH06118907A (ja) | 液晶表示装置 | |
| JPH06164376A (ja) | Ｐｌｌ回路 | |
| JPH05199483A (ja) | 画素同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |