JPH0670958B2 - 電子線位置検出基準マーク - Google Patents
電子線位置検出基準マークInfo
- Publication number
- JPH0670958B2 JPH0670958B2 JP62273244A JP27324487A JPH0670958B2 JP H0670958 B2 JPH0670958 B2 JP H0670958B2 JP 62273244 A JP62273244 A JP 62273244A JP 27324487 A JP27324487 A JP 27324487A JP H0670958 B2 JPH0670958 B2 JP H0670958B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- mark
- metal
- position detection
- beam position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electron Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子線露光法において、電子線とパターンの
位置合わせに用いる電子線位置検出基準マークに関する
ものである。
位置合わせに用いる電子線位置検出基準マークに関する
ものである。
［従来の技術］ 電子線露光の際に用いる位置検出基準マーク（以下、マ
ークと略称する）として、例えば、SiO2の凹凸あるいは
基板の凹凸パターンが用いられている。しかしながら、
この方法では、マークからの反射電子強度が小さいの
で、基板上のレジスト層が厚くなったり、入射電流が少
なくなると、信号対ノイズ比（S/N比）が減少し、位置
検出の誤差が大きくなるという欠点がある。
ークと略称する）として、例えば、SiO2の凹凸あるいは
基板の凹凸パターンが用いられている。しかしながら、
この方法では、マークからの反射電子強度が小さいの
で、基板上のレジスト層が厚くなったり、入射電流が少
なくなると、信号対ノイズ比（S/N比）が減少し、位置
検出の誤差が大きくなるという欠点がある。
このため、反射電子強度の大きな金属をマークとして用
いる方法として特公昭62-1011号公報「集積化素子の製
造方法」に記載のものが知られている。第３図は、その
ような構造の一例を示す縦断面図である。即ち、反射電
子または２次電子の放射効率の大きい物質、たとえばタ
ンタル、タングステン、レニウム、オスミウム、イリジ
ウム、白金、金、タリウム等が基板11上のマークの第１
層金属12としてできる限り厚く形成され、次いで、前記
第１層金属12の上部に集積化素子材料13が第２層として
形成され、充分なS/N比の位置検出信号が得られる工夫
がなされている。
いる方法として特公昭62-1011号公報「集積化素子の製
造方法」に記載のものが知られている。第３図は、その
ような構造の一例を示す縦断面図である。即ち、反射電
子または２次電子の放射効率の大きい物質、たとえばタ
ンタル、タングステン、レニウム、オスミウム、イリジ
ウム、白金、金、タリウム等が基板11上のマークの第１
層金属12としてできる限り厚く形成され、次いで、前記
第１層金属12の上部に集積化素子材料13が第２層として
形成され、充分なS/N比の位置検出信号が得られる工夫
がなされている。
［発明が解決しようとする問題点］ 上記の構造においては、従来のたとえばSiO2の凹凸パタ
ーンをマークとして用いる方法に比べて、S/N比の改善
がみられるものの、第一層がマークの一部として使用さ
れるため、集積回路素子部の形成とマーク部の形成に際
し、露光量を集積回路素子部とマーク部で変化させ、ま
た現像条件を変化させる必要があった。さらに第一層目
の形成に際し、第二層目のパターンが存在するため、蒸
着によるリフトオフ法が用いられないという欠点があっ
た。
ーンをマークとして用いる方法に比べて、S/N比の改善
がみられるものの、第一層がマークの一部として使用さ
れるため、集積回路素子部の形成とマーク部の形成に際
し、露光量を集積回路素子部とマーク部で変化させ、ま
た現像条件を変化させる必要があった。さらに第一層目
の形成に際し、第二層目のパターンが存在するため、蒸
着によるリフトオフ法が用いられないという欠点があっ
た。
本発明の目的は、このような従来の問題点を解決し、レ
ジストの厚さが厚くなっても、また熱処理プロセスを経
ても充分なS/N比を維持し、素子の金属パターン形成と
同時に形成可能な電子線位置検出基準マークを提供する
ことにある。
ジストの厚さが厚くなっても、また熱処理プロセスを経
ても充分なS/N比を維持し、素子の金属パターン形成と
同時に形成可能な電子線位置検出基準マークを提供する
ことにある。
［問題点を解決するための手段］ 本発明は、被処理体表面の所定位置に形成された絶縁物
膜と、該絶縁物膜を覆い、かつ前記被処理体表面との接
触面を有する金属薄膜と、該金属薄膜上の所定位置に形
成された、被処理体表面と共晶合金を形成する金属より
なるマーク用金属とが設けられてなることを特徴とする
電子線位置検出基準マークである。
膜と、該絶縁物膜を覆い、かつ前記被処理体表面との接
触面を有する金属薄膜と、該金属薄膜上の所定位置に形
成された、被処理体表面と共晶合金を形成する金属より
なるマーク用金属とが設けられてなることを特徴とする
電子線位置検出基準マークである。
［作用］ 本発明においては、被処理体表面上に絶縁物膜を設け、
かつ、この絶縁物膜上に金属薄膜を基板と接触するよう
に形成することによって、この金属薄膜上に形成された
マーク用金属が、被処理体表面と反応して共晶合金を形
成するものであっても熱処理後も電子線露光の際のマー
クとして利用できる。このため、オーミック金属のよう
に基板と反応するものによってマークを形成することが
可能となる。
かつ、この絶縁物膜上に金属薄膜を基板と接触するよう
に形成することによって、この金属薄膜上に形成された
マーク用金属が、被処理体表面と反応して共晶合金を形
成するものであっても熱処理後も電子線露光の際のマー
クとして利用できる。このため、オーミック金属のよう
に基板と反応するものによってマークを形成することが
可能となる。
また、素子金属パターン形成に先立って金属薄膜と絶縁
物膜とからなる部分を形成しておけば、素子金属パター
ンの形成と同時にマーク用金属を蒸着後、リフトオフに
よって形成できる。さらに、絶縁物膜の厚さを厚くする
ことによって、金属薄膜上に形成されるマーク用金属上
を覆うレジストの厚さは、同一被処理体表面上の他の部
分に比べて薄くなり、電子線露光時のマーク検出のS/N
比の減少が少なくなる。
物膜とからなる部分を形成しておけば、素子金属パター
ンの形成と同時にマーク用金属を蒸着後、リフトオフに
よって形成できる。さらに、絶縁物膜の厚さを厚くする
ことによって、金属薄膜上に形成されるマーク用金属上
を覆うレジストの厚さは、同一被処理体表面上の他の部
分に比べて薄くなり、電子線露光時のマーク検出のS/N
比の減少が少なくなる。
［実施例］ 以下、図面を参照して、本発明の実施例を詳細に説明す
る。
る。
第１図は、本発明の一実施例を示す縦断面図であって、
素子材料と同時にマークを形成する例を示している。第
１図において、被処理体である基板１（例えばN+GaAs）
上に絶縁物膜４（例えばSiO2）が形成されており、さら
に絶縁物膜４を覆い、基板１と接触するように金属薄膜
３（例えばTi）が形成されている。そして、素子材料５
（例えばAuGeとNiで構成されるオーミック金属）と同一
の金属が素子材料５の形成と同時に前記金属薄膜３上に
マーク用金属２として形成されている。
素子材料と同時にマークを形成する例を示している。第
１図において、被処理体である基板１（例えばN+GaAs）
上に絶縁物膜４（例えばSiO2）が形成されており、さら
に絶縁物膜４を覆い、基板１と接触するように金属薄膜
３（例えばTi）が形成されている。そして、素子材料５
（例えばAuGeとNiで構成されるオーミック金属）と同一
の金属が素子材料５の形成と同時に前記金属薄膜３上に
マーク用金属２として形成されている。
第２図に示すように、前記マーク構造をもつ基板１上に
電子線レジスト６を塗布すれば、前記マーク用金属２上
の前記電子線レジスト６の厚さは他の領域に比べて薄く
なり、電子線７で走査しても、前記マーク用金属２から
の反射電子信号強度の減少は、電子線レジスト６の無い
場合に比べて小さく、S/N比の劣化が抑制された。
電子線レジスト６を塗布すれば、前記マーク用金属２上
の前記電子線レジスト６の厚さは他の領域に比べて薄く
なり、電子線７で走査しても、前記マーク用金属２から
の反射電子信号強度の減少は、電子線レジスト６の無い
場合に比べて小さく、S/N比の劣化が抑制された。
また、マーク用金属２が金属薄膜３および絶縁物膜４で
基板１と分離されているため、基板１と反応して共晶合
金をつくるようなマーク用金属２であっても、熱処理後
もマークとして利用可能である。さらに、絶縁物膜４を
覆い、基板１と接触するように金属薄膜３が形成される
ため、マーク検出時のチャージアップによるマーク位置
検出誤差を抑えることができる。
基板１と分離されているため、基板１と反応して共晶合
金をつくるようなマーク用金属２であっても、熱処理後
もマークとして利用可能である。さらに、絶縁物膜４を
覆い、基板１と接触するように金属薄膜３が形成される
ため、マーク検出時のチャージアップによるマーク位置
検出誤差を抑えることができる。
本実施例では、第１図および第２図に示すように、マー
ク用金属２が絶縁物膜４上に形成されるので、マーク部
は電子線レジスト６に深く埋没しないので、良好なS/N
比の位置検出信号が得られる。また、熱処理後も基板１
とマーク用金属２が直接反応しないため、形状の変化が
少なく、充分なS/N比の信号が得られる。さらに、絶縁
物膜４と金属薄膜３を素子材料５の蒸着工程以前に形成
しておくので、素子材料５の蒸着と同時に、素子材料と
同一材料でマーク用金属２を形成すれば、重ね合わせ精
度の劣化を減少させることができる。
ク用金属２が絶縁物膜４上に形成されるので、マーク部
は電子線レジスト６に深く埋没しないので、良好なS/N
比の位置検出信号が得られる。また、熱処理後も基板１
とマーク用金属２が直接反応しないため、形状の変化が
少なく、充分なS/N比の信号が得られる。さらに、絶縁
物膜４と金属薄膜３を素子材料５の蒸着工程以前に形成
しておくので、素子材料５の蒸着と同時に、素子材料と
同一材料でマーク用金属２を形成すれば、重ね合わせ精
度の劣化を減少させることができる。
［発明の効果］ 以上、説明したとおり、本発明によれば、レジストの厚
さが厚くなっても、また熱処理プロセスを経ても、充分
なS/N比を維持し、素子材料のパターン形成と同時に形
成可能な電子線位置検出基準マークを提供することがで
きる。
さが厚くなっても、また熱処理プロセスを経ても、充分
なS/N比を維持し、素子材料のパターン形成と同時に形
成可能な電子線位置検出基準マークを提供することがで
きる。
【図面の簡単な説明】 第１図および第２図は本発明の一実施例の縦断面図、第
３図は従来例の縦断面図である。 1,11……基板（被処理体） ２……マーク用金属、３……金属薄膜 ４……絶縁物膜、５……素子材料 ６……電子線レジスト、７……電子線 12……第１層金属、13……集積化素子材料
３図は従来例の縦断面図である。 1,11……基板（被処理体） ２……マーク用金属、３……金属薄膜 ４……絶縁物膜、５……素子材料 ６……電子線レジスト、７……電子線 12……第１層金属、13……集積化素子材料
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ｆ 8418−4Ｍ
Claims (5)
- 【請求項１】被処理体表面の所定位置に形成された絶縁
物膜と、該絶縁物膜を覆い、かつ前記被処理体表面との
接触面を有する金属薄膜と、該金属薄膜上の所定位置に
形成された、被処理体表面と共晶合金を形成する金属よ
りなるマーク用金属とが設けられてなることを特徴とす
る電子線位置検出基準マーク。 - 【請求項２】マーク用金属が、金（Au）単体、あるいは
金ゲルマニウム合金（AuGe）およびニッケル（Ni）、あ
るいは金ゲルマニウム合金（AuGe）およびニッケル（N
i）および金（Au）の層構造で形成される特許請求の範
囲第１項記載の電子線位置検出基準マーク。 - 【請求項３】金属薄膜が、チタニウム（Ti）、タングス
テン（Ｗ）、クロムニウム（Cr）、タングステンシリサ
イド（WSi）あるいはタンタリウム（Ta）である特許請
求の範囲第１項記載の電子線位置検出基準マーク。 - 【請求項４】絶縁物膜が二酸化ケイ素（SiO2）、窒化ケ
イ素（SiN）あるいはシリコンオキシナイトライド（SiO
N）である特許請求の範囲第１項記載の電子線位置検出
基準マーク。 - 【請求項５】被処理体表面がシリコン（Si）、ガリウム
ヒ素（GaAs）、アルミニウムガリウムヒ素（AlGaAs）、
アルミニウムインジウムヒ素（AlInAs）あるいはインジ
ウム燐（InP）である特許請求の範囲第１項記載の電子
線位置検出基準マーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273244A JPH0670958B2 (ja) | 1987-10-30 | 1987-10-30 | 電子線位置検出基準マーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273244A JPH0670958B2 (ja) | 1987-10-30 | 1987-10-30 | 電子線位置検出基準マーク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117029A JPH01117029A (ja) | 1989-05-09 |
| JPH0670958B2 true JPH0670958B2 (ja) | 1994-09-07 |
Family
ID=17525132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62273244A Expired - Lifetime JPH0670958B2 (ja) | 1987-10-30 | 1987-10-30 | 電子線位置検出基準マーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806240B2 (ja) * | 1993-12-22 | 1998-09-30 | 日本電気株式会社 | 電子線露光装置の装置較正用基準マーク及び装置較正方法 |
-
1987
- 1987-10-30 JP JP62273244A patent/JPH0670958B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01117029A (ja) | 1989-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437425B1 (en) | Semiconductor devices which utilize low K dielectrics | |
| US3881971A (en) | Method for fabricating aluminum interconnection metallurgy system for silicon devices | |
| US5220186A (en) | Semiconductor device with a mushroom-shaped gate electrode | |
| JPH07107905B2 (ja) | 半導体素子の製造方法 | |
| US5940694A (en) | Field effect transistor process with semiconductor mask, single layer integrated metal, and dual etch stops | |
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| JPH0670958B2 (ja) | 電子線位置検出基準マーク | |
| US5773333A (en) | Method for manufacturing self-aligned T-type gate | |
| JPH01117027A (ja) | 電子線位置検出基準マーク | |
| JPH01117030A (ja) | 電子線位置検出基準マーク | |
| JPH01117028A (ja) | 電子線位置検出基準マーク | |
| JPH05502760A (ja) | 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法 | |
| JPH06283545A (ja) | 集積回路上の小特徴に接点を付ける方法及びこの方法によるヘテロ接合バイポーラトランジスタ | |
| JP2868771B2 (ja) | 電子ビーム露光用位置合せマークの形成方法 | |
| JP2792088B2 (ja) | 半導体装置 | |
| EP0805498B1 (en) | High electron mobility transistor and method of manufacturing same | |
| US5618753A (en) | Method for forming electrodes on mesa structures of a semiconductor substrate | |
| JPS641064B2 (ja) | ||
| JP3074842B2 (ja) | 電極形成方法 | |
| JPH0653249A (ja) | 半導体装置の製造方法 | |
| JPH04233252A (ja) | 半導体装置 | |
| JPH02178973A (ja) | 横型ショットキーダイオードの製造方法 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH0745816A (ja) | 半導体装置およびその製造方法 |