JPH0677344A - スルーホール付きセラミック製多層回路基板の製造方法 - Google Patents
スルーホール付きセラミック製多層回路基板の製造方法Info
- Publication number
- JPH0677344A JPH0677344A JP22742792A JP22742792A JPH0677344A JP H0677344 A JPH0677344 A JP H0677344A JP 22742792 A JP22742792 A JP 22742792A JP 22742792 A JP22742792 A JP 22742792A JP H0677344 A JPH0677344 A JP H0677344A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductive paste
- ceramic sheet
- ceramic
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000010304 firing Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000001035 drying Methods 0.000 description 3
- 230000008602 contraction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 スルーホールを備えたセラミック製の多層回
路基板を製造するに際して、前記にルーホールに電気的
接続不良（オープン）が発生しないようにする。 【構成】 セラミックシート１に穿設の貫通孔２内に導
電性ペースト４を充填するか、或いは、前記貫通孔の内
面に導電性ペーストを塗着し、この導電性ペースト４を
乾燥したのち、前記セラミックシート１の上面にパター
ン配線５を形成する一方、前記セラミックシート１の下
面のうち前記貫通孔２の部分に、導電性ペーストによる
捨てパターン７を形成し、次いで、このようにしたセラ
ミックシート１の複数枚を積層したのち、高温で焼成す
る。
路基板を製造するに際して、前記にルーホールに電気的
接続不良（オープン）が発生しないようにする。 【構成】 セラミックシート１に穿設の貫通孔２内に導
電性ペースト４を充填するか、或いは、前記貫通孔の内
面に導電性ペーストを塗着し、この導電性ペースト４を
乾燥したのち、前記セラミックシート１の上面にパター
ン配線５を形成する一方、前記セラミックシート１の下
面のうち前記貫通孔２の部分に、導電性ペーストによる
捨てパターン７を形成し、次いで、このようにしたセラ
ミックシート１の複数枚を積層したのち、高温で焼成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、表面側におけるパター
ン配線と裏面側におけるパターン配線とを電気的に接続
するためのスルーホールを備えたセラミックシートの複
数枚を重ね合わせて成る多層回路基板を製造する方法に
関するものである。
ン配線と裏面側におけるパターン配線とを電気的に接続
するためのスルーホールを備えたセラミックシートの複
数枚を重ね合わせて成る多層回路基板を製造する方法に
関するものである。
【０００２】
【従来の技術】従来、非貫通型のスルーホールを備えた
多層構造のセラミック製回路基板を製造するには、先
づ、図１に示すように、未焼成のセラミックシート（グ
リーンシート）１に、貫通孔２を穿設し、次いで、この
セラミックシート１を、図２に示すように、テーブル６
の上面に載せ、この状態で、その各貫通孔２内に、マス
ク板３を使用して導電性ペースト４を充填したのち、こ
の導電性ペースト４を乾燥し、次いで、前記セラミック
シート１の上面に、図３に示すように、所定のパターン
配線５を、当該パターン配線５の一部が前記各貫通孔２
に対して重なるように形成する。そして、このようした
セラミックシート１の複数枚を、図４に示すように、重
ね合わせて積層したのち、約１３５０〜１４００℃の高
い温度で焼成することによって一体化すると言う方法を
採用している。
多層構造のセラミック製回路基板を製造するには、先
づ、図１に示すように、未焼成のセラミックシート（グ
リーンシート）１に、貫通孔２を穿設し、次いで、この
セラミックシート１を、図２に示すように、テーブル６
の上面に載せ、この状態で、その各貫通孔２内に、マス
ク板３を使用して導電性ペースト４を充填したのち、こ
の導電性ペースト４を乾燥し、次いで、前記セラミック
シート１の上面に、図３に示すように、所定のパターン
配線５を、当該パターン配線５の一部が前記各貫通孔２
に対して重なるように形成する。そして、このようした
セラミックシート１の複数枚を、図４に示すように、重
ね合わせて積層したのち、約１３５０〜１４００℃の高
い温度で焼成することによって一体化すると言う方法を
採用している。
【０００３】
【発明が解決しようとする課題】しかし、セラミックシ
ート１における各貫通孔２内に充填した導電性ペースト
は、その乾燥及び高温での焼成に際して体積が収縮する
ことになるから、貫通内２内における導電性ペースト３
は、図５に示すように、セラミックシート１の上下両面
から窪んだ形状になる。
ート１における各貫通孔２内に充填した導電性ペースト
は、その乾燥及び高温での焼成に際して体積が収縮する
ことになるから、貫通内２内における導電性ペースト３
は、図５に示すように、セラミックシート１の上下両面
から窪んだ形状になる。
【０００４】これに加えて、前記セラミックシート１
を、その各貫通孔２内に導電性ペースト３を充填したの
ち、前記テーブル６より持ち上げるときにおいて、各貫
通孔２内における導電性ペースト３のうちセラミックシ
ート１の下面側の一部が、テーブル６側に付着して消失
することにより、前記体積の収縮と相俟って、セラミッ
クシート１における下面より更に大きく窪んだ形状にな
って、セラミックシート１の複数枚を積層したとき、各
セラミックシートのうち上側のセラミックシート１にお
ける貫通孔２内の導電性ペーストが、下側のセラミック
シート１における上面に形成したパターン配線５から離
れることになるから、各セラミックシート１の相互間に
形成するスルーホールの途中に、電気的接続不良（オー
プン）が多発すると言う問題があった。
を、その各貫通孔２内に導電性ペースト３を充填したの
ち、前記テーブル６より持ち上げるときにおいて、各貫
通孔２内における導電性ペースト３のうちセラミックシ
ート１の下面側の一部が、テーブル６側に付着して消失
することにより、前記体積の収縮と相俟って、セラミッ
クシート１における下面より更に大きく窪んだ形状にな
って、セラミックシート１の複数枚を積層したとき、各
セラミックシートのうち上側のセラミックシート１にお
ける貫通孔２内の導電性ペーストが、下側のセラミック
シート１における上面に形成したパターン配線５から離
れることになるから、各セラミックシート１の相互間に
形成するスルーホールの途中に、電気的接続不良（オー
プン）が多発すると言う問題があった。
【０００５】その上、各セラミックシート１における貫
通孔２が、互いに食い違い状のずれることになるから、
前記スルーホールの途中に、電気的接続不良（オープ
ン）が発生するおそれが、更に増大するのである。ま
た、従来は、スルーホールを、図６に示すように、導電
性ペースト３をセラミックシート１における貫通孔２の
内面に塗着することによって、貫通型に構成する場合に
おいても、前記と同じ方法を採用しているから、同様の
問題が多発するのであった。
通孔２が、互いに食い違い状のずれることになるから、
前記スルーホールの途中に、電気的接続不良（オープ
ン）が発生するおそれが、更に増大するのである。ま
た、従来は、スルーホールを、図６に示すように、導電
性ペースト３をセラミックシート１における貫通孔２の
内面に塗着することによって、貫通型に構成する場合に
おいても、前記と同じ方法を採用しているから、同様の
問題が多発するのであった。
【０００６】本発明は、スルーホールが非貫通型及び貫
通型のいずれの場合であっても、このスルーホールを備
えたセラミック製多層回路基板を、スルーホールに電気
的接続不良（オープン）が多発しない状態で製造する方
法を提供することを技術的課題とするものである。
通型のいずれの場合であっても、このスルーホールを備
えたセラミック製多層回路基板を、スルーホールに電気
的接続不良（オープン）が多発しない状態で製造する方
法を提供することを技術的課題とするものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、セラミックシートに穿設した貫通孔内
に導電性ペーストを充填するか、或いは、前記貫通孔の
内面に導電性ペーストを塗着し、次いで、この導電性ペ
ーストを乾燥したのち、前記セラミックシートの上面又
は下面にパターン配線を、当該パターン配線の一部が前
記貫通孔に重なるように形成する一方、前記セラミック
シートの下面又は上面のうち前記貫通孔の部分に、導電
性ペーストによる捨てパターンを形成し、次いで、この
ようにしたセラミックシートの複数枚を積層したのち、
高温で焼成することにした。
るため本発明は、セラミックシートに穿設した貫通孔内
に導電性ペーストを充填するか、或いは、前記貫通孔の
内面に導電性ペーストを塗着し、次いで、この導電性ペ
ーストを乾燥したのち、前記セラミックシートの上面又
は下面にパターン配線を、当該パターン配線の一部が前
記貫通孔に重なるように形成する一方、前記セラミック
シートの下面又は上面のうち前記貫通孔の部分に、導電
性ペーストによる捨てパターンを形成し、次いで、この
ようにしたセラミックシートの複数枚を積層したのち、
高温で焼成することにした。
【０００８】
【作 用】このように、セラミックシートの貫通孔内
に充填するか、或いは貫通孔の内面に塗着した導電性ペ
ーストを乾燥したあとにおいて、前記セラミックシート
の下面又は上面のうち貫通孔の部分に、導電性ペースト
による捨てパターンを形成することにより、貫通孔内の
導電性ペーストが、体積の縮小等によって減少しても、
この減少した分を、捨てパターンによって埋めることが
できると共に、この捨てパターンを前記貫通孔内におけ
る導電性ペーストに対して一体的に結合することがで
き、しかも、この捨てパターンと、複数枚のセラミック
シートを積層したときにおいて、各セラミックシートの
上面又は下面側に形成されているパターン配線に対して
確実に接触することができると共に、その後における焼
成にて、前記捨てパターンをパターン配線に対して一体
化することかできるから、各貫通孔内における導電性ペ
ーストの体積が、その後の焼成によって縮小しても、更
には、各セラミックシートにおける貫通孔が互いに食い
違い状にずれたりしていても、スルーホールの途中に、
電気的接続不良（オープン）が発生することを確実に低
下できるのである。
に充填するか、或いは貫通孔の内面に塗着した導電性ペ
ーストを乾燥したあとにおいて、前記セラミックシート
の下面又は上面のうち貫通孔の部分に、導電性ペースト
による捨てパターンを形成することにより、貫通孔内の
導電性ペーストが、体積の縮小等によって減少しても、
この減少した分を、捨てパターンによって埋めることが
できると共に、この捨てパターンを前記貫通孔内におけ
る導電性ペーストに対して一体的に結合することがで
き、しかも、この捨てパターンと、複数枚のセラミック
シートを積層したときにおいて、各セラミックシートの
上面又は下面側に形成されているパターン配線に対して
確実に接触することができると共に、その後における焼
成にて、前記捨てパターンをパターン配線に対して一体
化することかできるから、各貫通孔内における導電性ペ
ーストの体積が、その後の焼成によって縮小しても、更
には、各セラミックシートにおける貫通孔が互いに食い
違い状にずれたりしていても、スルーホールの途中に、
電気的接続不良（オープン）が発生することを確実に低
下できるのである。
【０００９】
【発明の効果】従って、本発明によると、貫通式又は非
貫通式のスルーホールを備えたセラミック製多層回路基
板を、前記スルーホールに電気的接続不良（オープン）
が発生することを確実に低減できる状態にして製造する
ことができるから、製品の歩留り率を向上できて、コス
トの低減を達成できる効果を有する。
貫通式のスルーホールを備えたセラミック製多層回路基
板を、前記スルーホールに電気的接続不良（オープン）
が発生することを確実に低減できる状態にして製造する
ことができるから、製品の歩留り率を向上できて、コス
トの低減を達成できる効果を有する。
【００１０】
【実施例】以下、本発明の実施例を、非貫通型のスルー
ホールを備えた多層回路基板を製造する場合の図面（図
７〜図１０）について説明する。先づ、図７に示すよう
に、未焼成のセラミックシート（グリーンシート）１
に、貫通孔２を穿設し、次いで、このセラミックシート
１を、図８に示すように、テーブル６の上面に載せ、こ
の状態で、その各貫通孔２内に、マスク板３を使用して
導電性ペースト４を充填したのち、この導電性ペースト
４を乾燥し、前記セラミックシート１の上面に、図９に
示すように、所定のパターン配線５を、当該パターン配
線５の一部が前記各貫通孔２に対して重なるように形成
する（ここまでは、前記した従来と同じ）。
ホールを備えた多層回路基板を製造する場合の図面（図
７〜図１０）について説明する。先づ、図７に示すよう
に、未焼成のセラミックシート（グリーンシート）１
に、貫通孔２を穿設し、次いで、このセラミックシート
１を、図８に示すように、テーブル６の上面に載せ、こ
の状態で、その各貫通孔２内に、マスク板３を使用して
導電性ペースト４を充填したのち、この導電性ペースト
４を乾燥し、前記セラミックシート１の上面に、図９に
示すように、所定のパターン配線５を、当該パターン配
線５の一部が前記各貫通孔２に対して重なるように形成
する（ここまでは、前記した従来と同じ）。
【００１１】次いで、前記セラミックシート１における
下面のうち各貫通孔２の部分に、図９に示すように、導
電性ペーストによる捨てパターン７を形成する。この導
電性ペーストによる捨てパターン７の形成により、貫通
孔２内の導電性ペースト４が、乾燥による体積の縮小、
及びテーブル６への付着等にて減少した分を、埋めよう
に補充することができると共に、この捨てパターン７
を、貫通孔２内における導電性ペースト４に一体的に接
合できる。
下面のうち各貫通孔２の部分に、図９に示すように、導
電性ペーストによる捨てパターン７を形成する。この導
電性ペーストによる捨てパターン７の形成により、貫通
孔２内の導電性ペースト４が、乾燥による体積の縮小、
及びテーブル６への付着等にて減少した分を、埋めよう
に補充することができると共に、この捨てパターン７
を、貫通孔２内における導電性ペースト４に一体的に接
合できる。
【００１２】そして、このようにしたセラミックシート
１の複数枚を、前記従来の場合と同様に、図９に示すよ
うに、重ね合わせて積層したのち、約１３５０〜１４０
０℃の高い温度で焼成することによって一体化するので
ある。この積層及び焼成により、各セラミックシート１
の下面における捨てパターン７は、各セラミックシート
１の上面側に形成されているパターン配線５に対して確
実に接触したのち一体的に結合されることになるから、
スルーホールの途中に、電気的接続不良（オープン）が
発生することを確実に低減できるのである。
１の複数枚を、前記従来の場合と同様に、図９に示すよ
うに、重ね合わせて積層したのち、約１３５０〜１４０
０℃の高い温度で焼成することによって一体化するので
ある。この積層及び焼成により、各セラミックシート１
の下面における捨てパターン７は、各セラミックシート
１の上面側に形成されているパターン配線５に対して確
実に接触したのち一体的に結合されることになるから、
スルーホールの途中に、電気的接続不良（オープン）が
発生することを確実に低減できるのである。
【００１３】なお、前記実施例は、スルーホールを非貫
通型にした場合を示したが、本発明は、これに限らず、
スルーホールを貫通型に構成する場合にも、同様にして
適用できることは言うまでもない。
通型にした場合を示したが、本発明は、これに限らず、
スルーホールを貫通型に構成する場合にも、同様にして
適用できることは言うまでもない。
【図１】従来の方法において、スルーホール用の貫通孔
を穿設したセラミックシートの縦断正面図である。
を穿設したセラミックシートの縦断正面図である。
【図２】従来の方法において、セラミックシートにおけ
る貫通孔に導電性ペーストを充填している状態を示す縦
断正面図である。
る貫通孔に導電性ペーストを充填している状態を示す縦
断正面図である。
【図３】従来の方法において、セラミックシートの上面
にパターン配線を形成した状態の縦断正面図である。
にパターン配線を形成した状態の縦断正面図である。
【図４】従来の方法において、前記セラミックシートを
多層状に一体化した状態の縦断正面図である。
多層状に一体化した状態の縦断正面図である。
【図５】従来の方法において、前記セラミックシートに
おける貫通孔内に充填した導電性ペーストを乾燥した状
態の縦断正面図である。
おける貫通孔内に充填した導電性ペーストを乾燥した状
態の縦断正面図である。
【図６】従来の方法において、セラミックシートにおけ
る貫通孔の内面に導電性ペーストを塗着した状態の縦断
正面図である。
る貫通孔の内面に導電性ペーストを塗着した状態の縦断
正面図である。
【図７】本発明の実施例において、スルーホール用の貫
通孔を穿設したセラミックシートの縦断正面図である。
通孔を穿設したセラミックシートの縦断正面図である。
【図８】本発明の実施例において、セラミックシートに
おける貫通孔に導電性ペーストを充填している状態を示
す縦断正面図である。
おける貫通孔に導電性ペーストを充填している状態を示
す縦断正面図である。
【図９】本発明の実施例において、セラミックシートの
上面にパターン配線を、下面に捨てパターンを形成した
状態の縦断正面図である。
上面にパターン配線を、下面に捨てパターンを形成した
状態の縦断正面図である。
【図１０】本発明の実施例において、前記セラミックシ
ートを多層状に一体化した状態の縦断正面図である。
ートを多層状に一体化した状態の縦断正面図である。
１ セラミックシート ２ 貫通孔 ３ マスク板 ４ 導電性ペースト ５ パターン配線 ６ テーブル ７ 捨てパターン
Claims (1)
- 【請求項１】セラミックシートに穿設した貫通孔内に導
電性ペーストを充填するか、或いは、前記貫通孔の内面
に導電性ペーストを塗着し、次いで、この導電性ペース
トを乾燥したのち、前記セラミックシートの上面又は下
面にパターン配線を、当該パターン配線の一部が前記貫
通孔に重なるように形成する一方、前記セラミックシー
トの下面又は上面のうち前記貫通孔の部分に、導電性ペ
ーストによる捨てパターンを形成し、次いで、このよう
にしたセラミックシートの複数枚を積層したのち、高温
で焼成することを特徴とするスルーホール付きセラミッ
ク製多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22742792A JPH0677344A (ja) | 1992-08-26 | 1992-08-26 | スルーホール付きセラミック製多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22742792A JPH0677344A (ja) | 1992-08-26 | 1992-08-26 | スルーホール付きセラミック製多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677344A true JPH0677344A (ja) | 1994-03-18 |
Family
ID=16860684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22742792A Pending JPH0677344A (ja) | 1992-08-26 | 1992-08-26 | スルーホール付きセラミック製多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677344A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885559B2 (en) | 2006-08-31 | 2011-02-08 | Brother Kogyo Kabushiki Kaisha | Light amount measuring device, image forming apparatus, and toner density measuring apparatus |
| JP2023098624A (ja) * | 2021-12-28 | 2023-07-10 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品用基板 |
-
1992
- 1992-08-26 JP JP22742792A patent/JPH0677344A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7885559B2 (en) | 2006-08-31 | 2011-02-08 | Brother Kogyo Kabushiki Kaisha | Light amount measuring device, image forming apparatus, and toner density measuring apparatus |
| JP2023098624A (ja) * | 2021-12-28 | 2023-07-10 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPH05335183A (ja) | 多層基板を備えた電子部品及びその製造方法 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH11135356A (ja) | 積層セラミックコンデンサ | |
| JPH06232005A (ja) | Ｌｃ複合部品 | |
| JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
| JP2007251192A (ja) | 電子部品実装基板 | |
| JP3932827B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP4746423B2 (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
| JP4797362B2 (ja) | 積層型電子部品 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH0828577B2 (ja) | セラミック積層基板の製造方法 | |
| JP2001267448A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JP2008072151A (ja) | 回路基板 | |
| JP3097877B2 (ja) | 多層回路基板 | |
| JPH02239697A (ja) | 回路基板の製造方法 | |
| JPH0427155Y2 (ja) | ||
| JPH06125178A (ja) | セラミックス多層基板及びその製造方法 | |
| JP2004335877A (ja) | 樹脂モールド型積層セラミックコンデンサ | |
| JPH0945830A (ja) | チップ状電子部品 | |
| KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
| JPH0677343A (ja) | セラミック製回路基板における非貫通型スルーホールの形成方法 | |
| JP2005019569A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH0590754A (ja) | 多層回路基板の製造方法 | |
| JPH03112606A (ja) | セラミック多層配線基板の製造方法 |