JPH0677351A - 半導体実装基板 - Google Patents
半導体実装基板Info
- Publication number
- JPH0677351A JPH0677351A JP23050592A JP23050592A JPH0677351A JP H0677351 A JPH0677351 A JP H0677351A JP 23050592 A JP23050592 A JP 23050592A JP 23050592 A JP23050592 A JP 23050592A JP H0677351 A JPH0677351 A JP H0677351A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor
- semiconductors
- terminal pins
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000011159 matrix material Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 パッケージ半導体を従来に比して高密度に実
装した半導体実装基板を提供する。 【構成】 下段のパッケージ半導体２の複数の開口孔４
夫々に、別体のパッケージ半導体２の複数の端子ピン３
夫々を挿入し、該端子ピン３と該開口孔４とを互いに電
気的接続して、複数のパッケージ半導体２を積載して成
る。
装した半導体実装基板を提供する。 【構成】 下段のパッケージ半導体２の複数の開口孔４
夫々に、別体のパッケージ半導体２の複数の端子ピン３
夫々を挿入し、該端子ピン３と該開口孔４とを互いに電
気的接続して、複数のパッケージ半導体２を積載して成
る。
Description
【０００１】
【産業上の利用分野】本発明は、複数のパッケージ半導
体を実装して成る半導体実装基板に関するものである。
体を実装して成る半導体実装基板に関するものである。
【０００２】
【従来の技術】従来の半導体実装基板は、抵抗、コンデ
ンサ、トランジスタ等の回路素子や、パーケージＩＣ等
のパッケージ半導体を、直接はんだ付け若しくは差込み
コネクタを介して回路パターンを敷設した基板に実装し
て構成されている。
ンサ、トランジスタ等の回路素子や、パーケージＩＣ等
のパッケージ半導体を、直接はんだ付け若しくは差込み
コネクタを介して回路パターンを敷設した基板に実装し
て構成されている。
【０００３】
【発明が解決しようとする課題】然しながら従来、複数
のパッケージ半導体を基板に実装するためには、前記基
板に前記パッケージ半導体の実装個数分の専有面積を必
要とするので、該パッケージ半導体の実装個数に応じて
基板の大型化が避けられなかった。
のパッケージ半導体を基板に実装するためには、前記基
板に前記パッケージ半導体の実装個数分の専有面積を必
要とするので、該パッケージ半導体の実装個数に応じて
基板の大型化が避けられなかった。
【０００４】本発明は上記の問題に鑑みて成されたもの
で、その目的とするところは、パッケージ半導体を従来
に比して高密度に実装した半導体実装基板を提供するこ
とにある。
で、その目的とするところは、パッケージ半導体を従来
に比して高密度に実装した半導体実装基板を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記の問題点を解決する
ため本発明は、パッケージの一方の面に配設された複数
の端子ピンと、前記パッケージの他方の面に開口し且つ
前記端子ピンに電気的接続された開口孔であって、前記
複数の端子ピンの配設位置に対応して前記パッケージに
配設された複数の開口孔とを具備するパッケージ半導体
を、複数個実装して成る半導体実装基板において、前記
パッケージ半導体の複数の開口孔夫々に、別体のパッケ
ージ半導体の複数の端子ピン夫々を挿入して、複数のパ
ッケージ半導体を積載したことを特徴とするものであ
る。
ため本発明は、パッケージの一方の面に配設された複数
の端子ピンと、前記パッケージの他方の面に開口し且つ
前記端子ピンに電気的接続された開口孔であって、前記
複数の端子ピンの配設位置に対応して前記パッケージに
配設された複数の開口孔とを具備するパッケージ半導体
を、複数個実装して成る半導体実装基板において、前記
パッケージ半導体の複数の開口孔夫々に、別体のパッケ
ージ半導体の複数の端子ピン夫々を挿入して、複数のパ
ッケージ半導体を積載したことを特徴とするものであ
る。
【０００６】
【作用】複数のパッケージ半導体を多段に積載すること
により、複数のパッケージを基板に高密度に実装するこ
とが出来る。
により、複数のパッケージを基板に高密度に実装するこ
とが出来る。
【０００７】
【実施例】以下に本発明を、その実施例を示す図面を用
いて説明する。
いて説明する。
【０００８】図１は、本発明実施例の半導体実装基板を
示す要部斜視図であり、図２は、同半導体実装基板の要
部拡大断面図である。該半導体実装基板は、パッケージ
ＩＣなどのパッケージ半導体２を、複数個積載して、基
板９に実装して構成されている。
示す要部斜視図であり、図２は、同半導体実装基板の要
部拡大断面図である。該半導体実装基板は、パッケージ
ＩＣなどのパッケージ半導体２を、複数個積載して、基
板９に実装して構成されている。
【０００９】該パッケージ半導体２は、例えば図１に示
すように半導体ベアチップを内蔵したパッケージ８の一
方の面に、複数の端子ピン３をマトリクス状に配置した
構成となっている。該パッケージ８には、前記複数の端
子ピン３のマトリクス状配置に対応して、該端子ピン３
の配置面とは反対側の面に開口するよう、複数の開口孔
４が設けられている。又、図２に示すように、該開口孔
４の内面及び開口部付近には銅、ニッケル、金等の金属
メッキ７が施されており、該金属メッキ７が、パッケー
ジ８に内蔵の半導体ベアチップ（図示せず）に電気的接
続されている。前記端子ピン３は、図２の如く、前記開
口孔４に圧入され、半田６により固定されて、前記金属
メッキ７に電気的接続されている。
すように半導体ベアチップを内蔵したパッケージ８の一
方の面に、複数の端子ピン３をマトリクス状に配置した
構成となっている。該パッケージ８には、前記複数の端
子ピン３のマトリクス状配置に対応して、該端子ピン３
の配置面とは反対側の面に開口するよう、複数の開口孔
４が設けられている。又、図２に示すように、該開口孔
４の内面及び開口部付近には銅、ニッケル、金等の金属
メッキ７が施されており、該金属メッキ７が、パッケー
ジ８に内蔵の半導体ベアチップ（図示せず）に電気的接
続されている。前記端子ピン３は、図２の如く、前記開
口孔４に圧入され、半田６により固定されて、前記金属
メッキ７に電気的接続されている。
【００１０】該半導体実装基板１は、パッケージ半導体
２の複数の端子ピン３夫々を、別のパッケージ半導体２
の複数の開口孔４夫々に嵌挿することにより、複数のパ
ッケージ半導体２を多段に積載して成っている。この積
載方法のついて述べると、下段のパッケージ半導体２の
各開口孔４夫々に熱硬化性のクリーム状の半田６を必要
に応じて注入し、上段のパッケージ半導体２の各端子ピ
ン３夫々に金属性のスペーサー５を嵌合すると共に、該
上段のパッケージ半導体２の各端子ピン３夫々を、前記
下段のパッケージ半導体２の各開口孔４夫々に嵌挿し、
更に前記各端子ピン３と前記金属メッキ４とに係るよう
前記クリーム状の半田６を盛る。このようにして、複数
のパッケージ半導体２を積載していき、最終的にリフロ
ー処理して前記クリーム状の半田６を熱硬化させる。
２の複数の端子ピン３夫々を、別のパッケージ半導体２
の複数の開口孔４夫々に嵌挿することにより、複数のパ
ッケージ半導体２を多段に積載して成っている。この積
載方法のついて述べると、下段のパッケージ半導体２の
各開口孔４夫々に熱硬化性のクリーム状の半田６を必要
に応じて注入し、上段のパッケージ半導体２の各端子ピ
ン３夫々に金属性のスペーサー５を嵌合すると共に、該
上段のパッケージ半導体２の各端子ピン３夫々を、前記
下段のパッケージ半導体２の各開口孔４夫々に嵌挿し、
更に前記各端子ピン３と前記金属メッキ４とに係るよう
前記クリーム状の半田６を盛る。このようにして、複数
のパッケージ半導体２を積載していき、最終的にリフロ
ー処理して前記クリーム状の半田６を熱硬化させる。
【００１１】以上構成の半導体実装基板１は、様々な用
途の回路基板に応用出来るが、特に高密度実装が要求さ
れるコンピューター用の回路基板の高密度実装化が実現
出来る。
途の回路基板に応用出来るが、特に高密度実装が要求さ
れるコンピューター用の回路基板の高密度実装化が実現
出来る。
【００１２】
【発明の効果】以上の如く構成した本発明によれば、複
数のパッケージ半導体を積載することにより、該パッケ
ージ半導体を基板に高密度に実装することが出来、更な
る別種類の半導体や回路素子の実装が可能となると共
に、小面積の基板に対しても、半導体や回路素子を高密
度に実装することが出来る。
数のパッケージ半導体を積載することにより、該パッケ
ージ半導体を基板に高密度に実装することが出来、更な
る別種類の半導体や回路素子の実装が可能となると共
に、小面積の基板に対しても、半導体や回路素子を高密
度に実装することが出来る。
【図１】本発明実施例の半導体実装基板を示す要部斜視
図。
図。
【図２】本発明実施例の半導体実装基板を示す要部拡大
断面図。
断面図。
１ 半導体実装基板 ２ パッケージ半導体 ３ 端子ピン ４ 開口孔 ８ パッケージ ９ 基板
Claims (1)
- 【請求項１】 パッケージの一方の面に配設された複数
の端子ピンと、前記パッケージの他方の面に開口し且つ
前記端子ピンに電気的接続された開口孔であって、前記
複数の端子ピンの配設位置に対応して前記パッケージに
配設された複数の開口孔とを具備するパッケージ半導体
を、複数個実装して成る半導体実装基板において、 前記パッケージ半導体の複数の開口孔夫々に、別体のパ
ッケージ半導体の複数の端子ピン夫々を挿入して、複数
のパッケージ半導体を積載したことを特徴とする半導体
実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23050592A JPH0677351A (ja) | 1992-08-28 | 1992-08-28 | 半導体実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23050592A JPH0677351A (ja) | 1992-08-28 | 1992-08-28 | 半導体実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677351A true JPH0677351A (ja) | 1994-03-18 |
Family
ID=16908816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23050592A Pending JPH0677351A (ja) | 1992-08-28 | 1992-08-28 | 半導体実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278548B1 (en) | 1998-03-27 | 2001-08-21 | Hitachi, Ltd. | Polarizing diffraction grating and magneto-optical head made by using the same |
| KR20040069788A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 모듈의 적층형 패키지 구조 |
-
1992
- 1992-08-28 JP JP23050592A patent/JPH0677351A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278548B1 (en) | 1998-03-27 | 2001-08-21 | Hitachi, Ltd. | Polarizing diffraction grating and magneto-optical head made by using the same |
| KR20040069788A (ko) * | 2003-01-30 | 2004-08-06 | 아남반도체 주식회사 | 모듈의 적층형 패키지 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| KR20030071763A (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| US6657133B1 (en) | Ball grid array chip capacitor structure | |
| US6910637B2 (en) | Stacked small memory card | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| EP0221496A2 (en) | Integrated circuit package | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JPH0677351A (ja) | 半導体実装基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| US20050078457A1 (en) | Small memory card | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| US6459563B1 (en) | Method and apparatus for polygonal heat slug | |
| JPH09186424A (ja) | プリント回路基板 | |
| JP2004172260A (ja) | 配線基板 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPH0427195Y2 (ja) | ||
| KR200231862Y1 (ko) | 반도체 패키지 | |
| WO1991005369A1 (en) | Heatsink for semiconductor devices | |
| JPH04105390A (ja) | 基板機構 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH03205859A (ja) | 半導体装置 | |
| JP2985836B2 (ja) | 電子回路部品 | |
| JPH04356955A (ja) | 電子部品搭載用基板 |