JPH0677465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0677465A JPH0677465A JP22908892A JP22908892A JPH0677465A JP H0677465 A JPH0677465 A JP H0677465A JP 22908892 A JP22908892 A JP 22908892A JP 22908892 A JP22908892 A JP 22908892A JP H0677465 A JPH0677465 A JP H0677465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- schottky barrier
- oxide film
- semiconductor layer
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 12
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021339 platinum silicide Inorganic materials 0.000 abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】ショットキーバリアダイオードにおいて、素子
領域面積の縮小を図る。 【構成】選択酸化によって形成された酸化膜の下にガー
ドリングを形成し、開口部をこの酸化膜を含む領域上に
形成し、開口部に白金シリサイドを形成することによっ
て、ショットキーバリアダイオードを形成する。
領域面積の縮小を図る。 【構成】選択酸化によって形成された酸化膜の下にガー
ドリングを形成し、開口部をこの酸化膜を含む領域上に
形成し、開口部に白金シリサイドを形成することによっ
て、ショットキーバリアダイオードを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に金属シリサイド膜を有するショットキーバリアダイ
オードに関する。
特に金属シリサイド膜を有するショットキーバリアダイ
オードに関する。
【０００２】
【従来の技術】ショットキーバリアダイオードは、ＰＮ
接合ダイオードと導電機構が異なり、多数キャリアのみ
しか関与しないため、ＰＮ接合ダイオードより応答速度
が速く、高速、半導体装置には不可欠となっている。
接合ダイオードと導電機構が異なり、多数キャリアのみ
しか関与しないため、ＰＮ接合ダイオードより応答速度
が速く、高速、半導体装置には不可欠となっている。
【０００３】図５に従来技術のショットキーバリアダイ
オードを示す。この従来技術では、（簡略化のためショ
ットキーバリアダイオードのアノード側だけを図示す
る）Ｎ型エピタキシャル層１０１上に選択酸化による酸
化シリコン膜１０２を形成し、ＢＰＳＧ膜１０３および
酸化シリコン膜１０２に囲まれたＮ型エピタキシャル層
１０１内に酸化シリコン膜１０２に接するように形成さ
れた（平面図で見るとリング状の）Ｐ型拡散層１０４を
有し、さらにＰ型拡散層１０４を一部含む、Ｎ型エピタ
キャル層に対して開口部が設けられ、該開口部に白金シ
リサイド１０５，バリアメタル１０６，タングステン１
０７，アルミニウム１０８が形成された構造となってい
た。
オードを示す。この従来技術では、（簡略化のためショ
ットキーバリアダイオードのアノード側だけを図示す
る）Ｎ型エピタキシャル層１０１上に選択酸化による酸
化シリコン膜１０２を形成し、ＢＰＳＧ膜１０３および
酸化シリコン膜１０２に囲まれたＮ型エピタキシャル層
１０１内に酸化シリコン膜１０２に接するように形成さ
れた（平面図で見るとリング状の）Ｐ型拡散層１０４を
有し、さらにＰ型拡散層１０４を一部含む、Ｎ型エピタ
キャル層に対して開口部が設けられ、該開口部に白金シ
リサイド１０５，バリアメタル１０６，タングステン１
０７，アルミニウム１０８が形成された構造となってい
た。
【０００４】またＰ型拡散層１０４はガードリングと呼
ばれ、開口部端での電流リークを防止するために設けら
れたもので、高性能のショットキーバリアダイオードに
は不可欠となっている。
ばれ、開口部端での電流リークを防止するために設けら
れたもので、高性能のショットキーバリアダイオードに
は不可欠となっている。
【０００５】
【発明が解決しようとする課題】この従来のショットキ
ーバリアダイオードは、選択酸化で酸化されなかった領
域（通常素子領域と呼ぶ）内に、Ｐ型拡散層（ガードリ
ング）とショットキーバリアダイオード（白金シリサイ
ドとＮ型エピタキャル層が接する領域）とを形成するた
め、素子領域の面積が大きくなり、集積度向上が難かし
いという問題を有していた。
ーバリアダイオードは、選択酸化で酸化されなかった領
域（通常素子領域と呼ぶ）内に、Ｐ型拡散層（ガードリ
ング）とショットキーバリアダイオード（白金シリサイ
ドとＮ型エピタキャル層が接する領域）とを形成するた
め、素子領域の面積が大きくなり、集積度向上が難かし
いという問題を有していた。
【０００６】
【課題を解決するための手段】本発明の特徴は、第１導
電型半導体層と、前記第１導電型半導体層上に形成され
た該半導体層の表面から一部内部に埋設せる酸化膜と、
前記酸化膜上に形成された絶縁膜と、前記酸化膜下に形
成された第２導電型半導体層とを有し、前記第２導電型
半導体層および前記第２導電型半導体層によって囲まれ
た前記第１導電型半導体層に対して前記酸化膜および前
絶縁膜に開口部が形成され、前記開口部に金属シリサイ
ド膜が形成されたショットキーバリアダイオードを有す
る半導体装置にある。また、前記第１導電型半導体層の
周囲とＰＮ接合または絶縁層により電気的に分離された
領域内に、前記ショットキーバリアダイオードが複数個
形成することができる。
電型半導体層と、前記第１導電型半導体層上に形成され
た該半導体層の表面から一部内部に埋設せる酸化膜と、
前記酸化膜上に形成された絶縁膜と、前記酸化膜下に形
成された第２導電型半導体層とを有し、前記第２導電型
半導体層および前記第２導電型半導体層によって囲まれ
た前記第１導電型半導体層に対して前記酸化膜および前
絶縁膜に開口部が形成され、前記開口部に金属シリサイ
ド膜が形成されたショットキーバリアダイオードを有す
る半導体装置にある。また、前記第１導電型半導体層の
周囲とＰＮ接合または絶縁層により電気的に分離された
領域内に、前記ショットキーバリアダイオードが複数個
形成することができる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の半導体チップの断面
図であり、図２，図３はその途中工程の断面図である。
る。図１は本発明の第１の実施例の半導体チップの断面
図であり、図２，図３はその途中工程の断面図である。
【０００８】図１は、Ｐ型シリコン基板１上にＮ型埋込
層２、Ｎ型エピタキャル層３を有し、電気的分離のため
内側に酸化シリコン膜が形成された溝を有しその内部は
ポリシリコン４が埋設されている。選択酸化によりＮ型
エピタキシャル層３の表面から内部に一部埋設する酸化
シリコン膜５が形成されて素子領域が２つ形成され、１
方はショットキーバリアダイオードのカソードとなる領
域（右側）で、寄生抵抗を低減するため、Ｎ形高濃度領
域６を有し、この領域６に対して開口部が設けられてお
り、白金シリサイド９が形成されオーミック接続されて
いる。１方はショットキーバリアダイオードのアノード
となる領域（左側）で、酸化シリコン膜５の下にＰ型拡
散層８（ガードリング）を有し、ガードリング層８の一
部とガードリング層８に囲まれたＮ型エピタキャル層３
に対して開口部が設けられ、白金シリサイド９が形成さ
れショットキーバリア接続されている。２つの開口部に
は、バリアメタルとして窒化チタン膜１０と開口部内に
埋設されたタングステン２０とアルミニウム電極１１が
形成されているという構造を有している。
層２、Ｎ型エピタキャル層３を有し、電気的分離のため
内側に酸化シリコン膜が形成された溝を有しその内部は
ポリシリコン４が埋設されている。選択酸化によりＮ型
エピタキシャル層３の表面から内部に一部埋設する酸化
シリコン膜５が形成されて素子領域が２つ形成され、１
方はショットキーバリアダイオードのカソードとなる領
域（右側）で、寄生抵抗を低減するため、Ｎ形高濃度領
域６を有し、この領域６に対して開口部が設けられてお
り、白金シリサイド９が形成されオーミック接続されて
いる。１方はショットキーバリアダイオードのアノード
となる領域（左側）で、酸化シリコン膜５の下にＰ型拡
散層８（ガードリング）を有し、ガードリング層８の一
部とガードリング層８に囲まれたＮ型エピタキャル層３
に対して開口部が設けられ、白金シリサイド９が形成さ
れショットキーバリア接続されている。２つの開口部に
は、バリアメタルとして窒化チタン膜１０と開口部内に
埋設されたタングステン２０とアルミニウム電極１１が
形成されているという構造を有している。
【０００９】本発明の製造工程は以下のようになる。
【００１０】まず図２に示すように、Ｐ型シリコン基板
１上にＮ型埋込層２およびＮ型エピタキシャル層３を形
成した後、溝を形成し、溝内部に酸化シリコン膜５
（ａ）を形成しその内にポリシリコン４を埋設した後、
シリコン酸化膜５および窒化シリコン酸１２を形成す
る。次に第１のフォトレジスト１３を塗布した後フォト
リソグラフィー技術を用いて、窒化シリコン膜を選択的
に除去し第２のフォトレジスト１４を塗布し、フォトリ
ソグラフィー技術とイオン注入によりＰ型拡散層８を形
成する。イオン注入の条件は、Ｅ＝５０〜１５０Ｋｅ
Ｖ、ドーズ量φ＝２×１０13〜１×１０14ａｔｏｍｓ／
ｃｍ2 程度がある。
１上にＮ型埋込層２およびＮ型エピタキシャル層３を形
成した後、溝を形成し、溝内部に酸化シリコン膜５
（ａ）を形成しその内にポリシリコン４を埋設した後、
シリコン酸化膜５および窒化シリコン酸１２を形成す
る。次に第１のフォトレジスト１３を塗布した後フォト
リソグラフィー技術を用いて、窒化シリコン膜を選択的
に除去し第２のフォトレジスト１４を塗布し、フォトリ
ソグラフィー技術とイオン注入によりＰ型拡散層８を形
成する。イオン注入の条件は、Ｅ＝５０〜１５０Ｋｅ
Ｖ、ドーズ量φ＝２×１０13〜１×１０14ａｔｏｍｓ／
ｃｍ2 程度がある。
【００１１】次に図３に示すように、窒化シリコン膜１
２をマスクとして選択酸化を行ない膜厚４００〜６００
ｎｍ（ナノメータ）のシリコン酸化膜５を形成し、マス
クの窒化シリコン膜を除去した後、リンのイオン注入に
よりＮ型高濃度領域６を形成し、膜厚３００〜５００ｎ
ｍのＢＰＳＧ膜７を形成し、平坦化のため８５０〜９０
０℃で１０分〜３０分リフローを行ない、フォトレジス
ト１５を塗布して、ショットキーバリアダイオード（Ｓ
ＢＤ）のアノード部とカソード部の開口パターンを形成
する。
２をマスクとして選択酸化を行ない膜厚４００〜６００
ｎｍ（ナノメータ）のシリコン酸化膜５を形成し、マス
クの窒化シリコン膜を除去した後、リンのイオン注入に
よりＮ型高濃度領域６を形成し、膜厚３００〜５００ｎ
ｍのＢＰＳＧ膜７を形成し、平坦化のため８５０〜９０
０℃で１０分〜３０分リフローを行ない、フォトレジス
ト１５を塗布して、ショットキーバリアダイオード（Ｓ
ＢＤ）のアノード部とカソード部の開口パターンを形成
する。
【００１２】次に異方性エッチングを行ない、開口部を
設けて、白金を被着した後、５００〜７００℃でシンタ
リングを行ない、未反応の白金を熱王水にて除去する
と、開口部のみに白金シリサイド９が形成される。次に
バリアメタルとして膜厚１００〜２００ｎｍの窒化チタ
ン１０を被着した後、タングステン２０を開口部に埋設
しアルミニウム１１を被着してアルミニウムと窒化チタ
ンを同時にエッチングして、電極を形成すると図１に示
した様なショットキーバリアダイオードが形成される。
図４は、本発明の第２の実施例を示す断面図である。素
子の縮小化に従って開口部にタングステンを埋設するこ
とは、アルミニウムのステップカバレッジの観点から必
須となっている。通常タングステンはＣＶＤ法によって
均一に開口部に被着し、エッチバック法によって開口部
以外のタングステンを除去し、埋設するという方法を取
る。よって開口部の巾の最低約１．５倍のタングステン
を被着する必要がある。そのためタングステン膜厚に限
界があるので大面積のショットキーバリアダイオードを
形成する場合、非常に長細い形状の開口部が必要とな
り、レイアウト等に問題が生ずる。
設けて、白金を被着した後、５００〜７００℃でシンタ
リングを行ない、未反応の白金を熱王水にて除去する
と、開口部のみに白金シリサイド９が形成される。次に
バリアメタルとして膜厚１００〜２００ｎｍの窒化チタ
ン１０を被着した後、タングステン２０を開口部に埋設
しアルミニウム１１を被着してアルミニウムと窒化チタ
ンを同時にエッチングして、電極を形成すると図１に示
した様なショットキーバリアダイオードが形成される。
図４は、本発明の第２の実施例を示す断面図である。素
子の縮小化に従って開口部にタングステンを埋設するこ
とは、アルミニウムのステップカバレッジの観点から必
須となっている。通常タングステンはＣＶＤ法によって
均一に開口部に被着し、エッチバック法によって開口部
以外のタングステンを除去し、埋設するという方法を取
る。よって開口部の巾の最低約１．５倍のタングステン
を被着する必要がある。そのためタングステン膜厚に限
界があるので大面積のショットキーバリアダイオードを
形成する場合、非常に長細い形状の開口部が必要とな
り、レイアウト等に問題が生ずる。
【００１３】この第２の実施例は上記欠点を解決するも
のであり、電気的に分離されたＮ型エピタキャル層領域
に第１および第２の複数のアノードを形成したものであ
る。製造工程は、前述の第１の実施例と同一なので省略
する。また第１の実施例と同一もしくは数似の個所は同
じ符号で示してある。
のであり、電気的に分離されたＮ型エピタキャル層領域
に第１および第２の複数のアノードを形成したものであ
る。製造工程は、前述の第１の実施例と同一なので省略
する。また第１の実施例と同一もしくは数似の個所は同
じ符号で示してある。
【００１４】
【発明の効果】以上説明したように、本発明ではガード
リングを素子領域の外側に形成したので、素子領域の面
積を縮小することができる。従来の技術ではアライナー
の位置合せ精度が±０．４μｍだとするとガードリング
の幅は、最低０．８μｍ必要となる。安全を見てガード
リングの幅を１．０μｍとすると１．５μｍ×２０μｍ
の面積のショットキーバリアダイオードが必要な場合、
（１＋１．５＋１）μｍ×（１＋２０＋１）μｍの素子
領域が必要となる。しかしながら本発明では、１．５μ
ｍ×２０μｍの素子領域でよく、約６０％縮小される。
リングを素子領域の外側に形成したので、素子領域の面
積を縮小することができる。従来の技術ではアライナー
の位置合せ精度が±０．４μｍだとするとガードリング
の幅は、最低０．８μｍ必要となる。安全を見てガード
リングの幅を１．０μｍとすると１．５μｍ×２０μｍ
の面積のショットキーバリアダイオードが必要な場合、
（１＋１．５＋１）μｍ×（１＋２０＋１）μｍの素子
領域が必要となる。しかしながら本発明では、１．５μ
ｍ×２０μｍの素子領域でよく、約６０％縮小される。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第１の実施例の途中工程を示す断面図
である。
である。
【図３】本発明の第１の実施例の途中工程を示す断面図
である。
である。
【図４】本発明の第２の実施例を示す断面図である。
【図５】従来技術を示す断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋込層 ３，１０１ Ｎ型エピタキシャル層 ５，５（ａ），１０２ 酸化シリコン膜 ４ ポリシリコン ６ Ｎ型高濃度領域 ７，１０３ ＢＰＳＧ膜 ８，１０４ Ｐ型拡散層 ９，１０５ 白金シリサイド １０ 窒化チタン １０６ バリアメタル ２０，１０７ タングスタン １１，１０８ アルミニウム １２ 窒化シリコン膜 １３ 第１のフォトレジスト １４ 第２のフォトレジスト １５ フォトレジスト
Claims (2)
- 【請求項１】 第１導電型半導体層と、前記第１導電型
半導体層上に形成された該半導体層の表面から一部内部
に埋設せる酸化膜と、前記酸化膜上に形成された絶縁膜
と、前記酸化膜下に形成された第２導電型半導体層とを
有し、前記第２導電型半導体層および前記第２導電型半
導体層によって囲まれた前記第１導電型半導体層に対し
て前記酸化膜および前絶縁膜に開口部が形成され、前記
開口部に金属シリアイド膜が形成されたショットキーバ
リアダイオードを有することを特徴とした半導体装置。 - 【請求項２】 前記第１導電型半導体層の周囲とＰＮ接
合または絶縁層により電気的に分離された領域内に、前
記ショットキーバリアダイオードが複数個形成されてい
ることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22908892A JP2982510B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22908892A JP2982510B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677465A true JPH0677465A (ja) | 1994-03-18 |
| JP2982510B2 JP2982510B2 (ja) | 1999-11-22 |
Family
ID=16886567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22908892A Expired - Lifetime JP2982510B2 (ja) | 1992-08-28 | 1992-08-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982510B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838857A3 (en) * | 1996-10-22 | 2000-08-02 | International Business Machines Corporation | Electrostatic discharge protection device |
| JP2005243715A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
1992
- 1992-08-28 JP JP22908892A patent/JP2982510B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838857A3 (en) * | 1996-10-22 | 2000-08-02 | International Business Machines Corporation | Electrostatic discharge protection device |
| JP2005243715A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2982510B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021840A (en) | Schottky or PN diode with composite sidewall | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| US4102733A (en) | Two and three mask process for IGFET fabrication | |
| US4722910A (en) | Partially self-aligned metal contact process | |
| JPH0362024B2 (ja) | ||
| US12471301B2 (en) | Integrated circuit and bipolar transistor | |
| US6218725B1 (en) | Bipolar transistors with isolation trenches to reduce collector resistance | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| JPH0578173B2 (ja) | ||
| US5670417A (en) | Method for fabricating self-aligned semiconductor component | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP2611443B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH10289983A (ja) | 半導体装置の配線形成方法 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JP2718756B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPH04365378A (ja) | 半導体集積回路 | |
| JPH0554263B2 (ja) | ||
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPH0220025A (ja) | バイポーラ・トランジスタ構造 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62298170A (ja) | 半導体装置の製造方法 | |
| JPS5980968A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |