JPH02264405A - 多連チップ抵抗器の製造方法 - Google Patents

多連チップ抵抗器の製造方法

Info

Publication number
JPH02264405A
JPH02264405A JP1086139A JP8613989A JPH02264405A JP H02264405 A JPH02264405 A JP H02264405A JP 1086139 A JP1086139 A JP 1086139A JP 8613989 A JP8613989 A JP 8613989A JP H02264405 A JPH02264405 A JP H02264405A
Authority
JP
Japan
Prior art keywords
resistor
trimming
electrodes
electrode
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1086139A
Other languages
English (en)
Other versions
JPH0682572B2 (ja
Inventor
Shigeki Azuma
茂樹 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1086139A priority Critical patent/JPH0682572B2/ja
Publication of JPH02264405A publication Critical patent/JPH02264405A/ja
Publication of JPH0682572B2 publication Critical patent/JPH0682572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、多連チップ抵抗器の製造方法に関する。
〈従来の技術〉 従来から、多連チップ抵抗器として、第8図で示すよう
なものが知られている。この多連チップ抵抗器は、絶縁
基板1の表面上に形成された抵抗体2と、その両端に形
成された表面電極3および端面電極4とからなる複数の
抵抗単体Rを並列配置して一体構成したものであり、隣
り合う端面電極4間には絶縁用の凹部6が形成されてい
る。そして、このような多連チップ抵抗器は、以下のよ
うな手順で製造されるのが一般的となっている。
まず、所定ピンチで多数の貫通孔7が形成された絶縁基
Filを用意したうえ、第6図及び第7図で示すように
、この絶縁基板lの表面上に多数の表面電極3それぞれ
が貫通孔7間に位置するようにして形成し、それぞれの
表面電極3間に跨がって抵抗体2を形成する。つぎに、
この絶縁基板lを横方向(図では、上下方向)に沿う複
数列おきに設定された縦分割線L1及び縦方向各列ごと
に設定された横分割線L2に沿って分割すると、貫通孔
7の半分が絶縁用凹部6となった抵抗体プロツクが得ら
れる。そして、この抵抗体ブロックの基板端面を電極ペ
ーストに押しつけると、凹部6で区切られた基板端面の
突出部に表面電極3と接続された端面電極4が形成され
、第8図で示すような多連チップ抵抗器として完成する
ところで、この多連チップ抵抗器の製造方法においては
、絶縁基板lを抵抗体ブロックごとに分割するのに先だ
って、抵抗単体Rごとの抵抗値がそれぞれ所要値となる
ように調整するため、抵抗体2に対するトリミング処理
を施している。そして、このトリミング処理に際しては
、対象となる抵抗体2の両端に接続された表面電極3に
抵抗値測定用接触子(図示していない)を当てた状態で
抵抗体2の抵抗値を測定しながら実施するようになって
いる。
〈発明が解決しようとする課題〉 ところで、前記多連チップ抵抗器の定格電力を大きくす
るためには、抵抗体2の表面積を大きくして放熱面積を
拡大する必要があるが、この抵抗体2の表面積を拡大す
るには表面電極3の面積を縮小しなければならない。し
かし、この表面電極3は前述したトリミング処理に際し
て抵抗値測定用接触子を当てつけるためのパッドとなる
ものであり、この表面電極3の面積をむやみに縮小する
ことはできない。したがって、従来の製造方法では、表
面電極3の面積を確保する必要があることから、抵抗体
2の表面積を拡大することができず、結果として多連チ
ップ抵抗器の定格電力を大きくすることが困難となって
いた。
本発明は、このような現状に鑑みて創案されたものであ
って、抵抗値測定用接触子が当てつけられる表面電極の
面積を確保しながらも、抵抗体の表面積を拡大して定格
電力を大きくすることができる多連チップ抵抗器の製造
方法を提供することを目的としている。
〈課題を解決するための手段〉 本発明に係る多連チップ抵抗器の製造方法は、絶縁基板
上の縦横方向に沿って並列形成された多数の抵抗体それ
ぞれの縦方向に沿う両端を表面電極によって接続すると
ともに、この表面電極に連なるトリミング用電極を抵抗
体の横方向に沿う中間スペースに形成し、これらのトリ
ミング用電極を用いて抵抗体それぞれのトリミング処理
を施したのち、横方向に配置された複数の抵抗体からな
る抵抗体ブロックを表面電極上に設定された分割線ごと
に沿って分割し、この抵抗体ブロックのトリミング用電
極が形成された部分を凹入除去して絶縁用凹部を形成す
るものである。
く作用〉 上記方法によれば、抵抗体の両端を接続する表面電極と
は別に、この表面電極に連なるトリミング用電極をあら
かじめ形成しているので、トリミング処理に際して表面
電極を用いる必要がなくなり、この表面電極の面積を最
小限度にまで縮小することが可能となる。そして、この
トリミング用電極は抵抗体の中間スペース部分に設けら
れており、抵抗体ブロックごとに分割されたのちに絶縁
用凹部が形成されることによって除去されるので、抵抗
値測定用接触子の確実な当てつけに必要な大きさに設定
しておくことができる。
〈実施例〉 以下、本発明方法の実施例を図面に基づいて説明する。
第1図ないし第4図は本発明方法の第1実施例を示して
おり、第1図は抵抗体2及び表面電極3が形成された絶
縁基板1を示す平面図、第2図はその斜視図、第3図は
製造途中の抵抗体ブロックを示す斜視図であり、第4図
は完成した多連チップ抵抗器を示す斜視図である。なお
、本発明方法によって製造された多連チップ抵抗器の構
成は、従来例と基本的に異ならないので、第1図ないし
第4図において第6図ないし第1図と互いに同一もしく
は相当する部分には同一符号を付している。
本実施例における絶縁基板1としては、従来例と異なり
、貫通孔が形成されていない単なる平板状のものが用い
られる。そして、この絶縁基板1上には多数の抵抗体2
が縦横方向に沿って並列形成され、抵抗体2それぞれの
縦方向(図では、左右方向)に沿う両端は表面電極3に
よって接続される。また、これらの抵抗体2の縦列間の
横方向(図では、上下方向)に沿う中間スペースには、
抵抗値測定用接触子(図示していない)を当てつけるパ
ッドとしてのトリミング用電極10が縦一列状に形成さ
れた表面電極3の一側端に連なって形成される。なお、
このトリミング用電極IOは、表面電極3の幅よりも広
幅の略半円形状に形成されており、抵抗値測定用接触子
の当てつけに必要な面積が確保されている。したがって
、このトリミング用電極10が連設される表面電極3の
面積は、抵抗体2の接続に必要な最小限度まで縮小でき
ることになる。
そして、抵抗体2、表面電極3及びトリミング用電極1
0が形成されると、引き続いて、抵抗体2の抵抗値を調
整するためのトリミング処理が施される。そして、この
トリミング処理は、対象となる抵抗体2の両端に接続さ
れた表面電極3に連設されたトリミング用電極10に抵
抗値測定用接触子を当てつけた状態で抵抗体2の抵抗値
を測定しながら実施される。すなわち、例えば、第1図
において、抵抗体2aのトリミングを行うとすれば、ト
リミング用電極10a、10bに抵抗値測・走用接触子
を当てつけること番こなる。また、抵抗体2bのトリミ
ングを行うとすれば、トリミング用電極lOb、10c
に抵抗値測定用接触子を当てつけて実施することになる
。なお、トリミングを行う前に、必要に応じて抵抗体2
の表面上にガラス被膜が形成される。
トリミング処理が終了すると、この絶縁基板1を横方向
(図では、上下方向)に沿う複数列おきに設定された縦
分割NaL 、及び縦方向各列ごとに設定された横分割
*L1に沿って分割する。なお、図における縦分割線L
1は抵抗体2の横方向に沿う3列おきに設定され、かつ
、横分割線L!は抵抗体2の縦方向に沿う各列ごとに設
定されているが、これに限定されるものではない。そし
て、この分割によって、第3図で示すような横3列に配
置された抵抗体2からなる抵抗体ブロック11が得られ
ることになる。
つぎに、この抵抗体ブロック11の長辺側基板端面にお
ける抵抗体2間の中間スペース部分を凹入除去し絶縁用
凹部6を形成すると、これと同時にトリミング用電極1
0が除去されることになる。そして、この抵抗体ブロッ
ク11の基板端面をあらかじめ用意された電極ペースト
に押しつけると、凹部6で区切られた基板端面の突出部
に表面電極3と接続された端面電極4が形成され、第4
図で示すような3つの抵抗単体Rを並列して一体構成し
てなる多連チップ抵抗器が完成することになる。
なお、抵抗体ブロック11の長辺側基板端面全体にあら
かじめ端面電極4を形成しておき、そのあとで、凹部6
を形成するようにしてもよい、また、表面電極3および
端面電極4の表面には、必要に応じてニッケルや半田に
よるメツキが施される。
ところで、以上説明した第1実施例においては、トリミ
ング用電極10を縦一列状に形成された表面電極3の一
例端に連なって形成するものとしているが、これに限定
されるものではなく、例えば、第5図で示す第2実施例
のように、トリミング用電極10を互いに隣接して縦一
列状に形成された表面電極3同士を接続する千鳥足状に
形成することも可能であり、このことによっても同様の
結果が得られることになる。なお、この第5図の第2実
施例の場合には、それぞれの抵抗体2が互いに直並列接
続された状態となるため、所定の抵抗体2の抵抗値を測
定するには他の抵抗体2の影響を受けないような測定方
法が必要となる。さらに、第1図で示す第1実施例およ
び第5図で示す第2実施例のそれぞれにおけるトリミン
グ川霧piloを適宜組み合わせた構成とすることもで
き、このようにした場合には、種々の抵抗回路パターン
の構成が可能となる。また、このトリミング用電極lO
の形状については、半円形状や円形状に限定されるもの
ではなく、例えば、角形や三角形などを任意に選択すれ
ばよい。
〈発明の効果〉 以上説明したように、本発明に係る多連チップ抵抗器の
製造方法においては、絶縁基板上に並列形成された抵抗
体それぞれの縦方向に沿う両端を接続する表面電極とは
別に、この表面電極に連なるトリミング用電極を抵抗体
の横方向に沿う中間スペースに形成している。したがっ
て、トリミング処理の実施に際してはトリミング用電極
が用いられることになり、従来例のように、表面電極を
用いる必要がなくなる。そのため、この表面電極の面積
を最小限度まで縮小して抵抗体の表面積を拡大すること
ができ、結果として多連チップ抵抗器の定格電力を大き
くすることができる。
そして、このトリミング用電極は、抵抗体の中間スペー
ス部分に設けられているので抵抗値測定用接触子の確実
な当てつけに必要な大きさに形成することができ、トリ
ミング処理の容易化が図れることになる。さらに、この
トリミング用電極の形成部分には、抵抗体ブロックごと
に分割されたのちに凹入除去されて絶縁用凹部が形成さ
れるので、完成した多連チップ抵抗器において何らの電
気的な悪影響を及ぼす恐れもない。
【図面の簡単な説明】
第1図ないし第4図は本発明方法の第1実施例に係り、
第1図は抵抗体2及び表面電極3が形成された絶縁基板
1を示す平面図、第2図はその斜視図、第3図は製造途
中の抵抗体ブロックを示す斜視図であり、第4図は完成
した多連チップ抵抗器を示す斜視図である。また、第5
図は本発明方法の第2実施例に係り、抵抗体2及び表面
電極3が形成された絶縁基板1を示す平面図である。 さらに、第6図ないし第8図は従来例に係り、第6図は
抵抗体2及び表面電極3が形成された絶縁基板lを示す
平面図、第7図はその斜視図、第8図は多連チップ抵抗
器を示す斜視図である。 図における符号1は絶縁基板、2は抵抗体、3は表面電
極、6は絶縁用凹部、10はトリミング用電極、11は
抵抗体ブロック、L、は縦分割線、L2は横分割線であ
る。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁基板上の縦横方向に沿って並列形成された多
    数の抵抗体それぞれの縦方向に沿う両端を表面電極によ
    って接続するとともに、この表面電極に連なるトリミン
    グ用電極を抵抗体の横方向に沿う中間スペースに形成し
    、これらのトリミング用電極を用いて抵抗体それぞれの
    トリミング処理を施したのち、横方向に配置された複数
    の抵抗体からなる抵抗体ブロックを表面電極上に設定さ
    れた分割線ごとに沿って分割し、この抵抗体ブロックの
    トリミング用電極が形成された部分を凹入除去して絶縁
    用凹部を形成することを特徴とする多連チップ抵抗器の
    製造方法。
JP1086139A 1989-04-05 1989-04-05 多連チップ抵抗器の製造方法 Expired - Fee Related JPH0682572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1086139A JPH0682572B2 (ja) 1989-04-05 1989-04-05 多連チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1086139A JPH0682572B2 (ja) 1989-04-05 1989-04-05 多連チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JPH02264405A true JPH02264405A (ja) 1990-10-29
JPH0682572B2 JPH0682572B2 (ja) 1994-10-19

Family

ID=13878391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1086139A Expired - Fee Related JPH0682572B2 (ja) 1989-04-05 1989-04-05 多連チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPH0682572B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502885A (en) * 1992-02-25 1996-04-02 Rohm Co., Ltd. Method of manfacturing a chip-type composite electronic part
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
JP2009302509A (ja) * 2008-05-14 2009-12-24 Murata Mfg Co Ltd セラミック電子部品およびその製造方法ならびに集合部品
JP2011096806A (ja) * 2009-10-29 2011-05-12 Murata Mfg Co Ltd セラミック電子部品およびその製造方法ならびに集合部品
JP2015023095A (ja) * 2013-07-17 2015-02-02 コーア株式会社 チップ抵抗器の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502885A (en) * 1992-02-25 1996-04-02 Rohm Co., Ltd. Method of manfacturing a chip-type composite electronic part
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
JP2009302509A (ja) * 2008-05-14 2009-12-24 Murata Mfg Co Ltd セラミック電子部品およびその製造方法ならびに集合部品
JP2011096806A (ja) * 2009-10-29 2011-05-12 Murata Mfg Co Ltd セラミック電子部品およびその製造方法ならびに集合部品
JP2015023095A (ja) * 2013-07-17 2015-02-02 コーア株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JPH0682572B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
KR100441339B1 (ko) 칩형저항기의구조및그제조방법
JP2637662B2 (ja) チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
JP2002367817A (ja) 複数の素子を有するチップ型電子部品の製造方法
JPH02264405A (ja) 多連チップ抵抗器の製造方法
JP3753252B2 (ja) マルチエレメント型チップデバイス及びその製造方法
JP2007049071A (ja) チップ抵抗器とその製造方法
JPWO1997002579A1 (ja) マルチエレメント型チップデバイス及びその製造方法
JPH10199703A (ja) チップ抵抗器用基板とチップ抵抗器の製造方法
JPH0413841B2 (ja)
JPS58110272A (ja) サ−マルヘツド
JPH01179389A (ja) 回路配線基板の製造方法
JPH04213801A (ja) モジュール抵抗器とその製造方法
KR950008236B1 (ko) 점퍼칩 어레이 및 제조방법
JP3427601B2 (ja) チップ状電子部品の製造方法
JPH02207501A (ja) 電子部品における電極膜の形成方法
JP2001155901A (ja) 金属皮膜チップ抵抗器およびその製造方法
JP2694843B2 (ja) チップ型可変抵抗器における基板片の製造方法
JPS603452Y2 (ja) コネクタ−の分配用積層導体
JPH02182003A (ja) チップ形インダクタ
JPH06177308A (ja) 実装端子
JPH0364002A (ja) ネットワーク抵抗器
JPS6273640A (ja) ハイブリツド型集積回路
JPH0521215A (ja) チツプ抵抗器の製造方法
JPS6185849A (ja) 混成集積回路
JPH11168149A (ja) 面実装部品及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees