JPH0683054B2 - 論理レベル変換回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に使用される論理レベル変換回
路に関する。

〔従来の技術〕

集積回路には、いわゆる回路素子が高密度に収容されて
いるが、これをより高密度化するための技術開発が進め
られる一方、設計技術製造技術の進歩と共に、多機能な
あるいは大容量のより大型な集積回路の開発も次々と進
められている。

集積回路の縦寸法をＡ、横寸法をＢとすると、その面積
はＡ×Ｂとなる。集積回路を大型化した場合、これに収
容できる回路素子数はこの面積に比例して増大する。

ところが、この集積回路の外周は２×（Ａ＋Ｂ）で決定
される。

回路の入出力端子ピンはこの外周に一定の絶縁を確保で
きる間隔で設置しなければならない。このように、収容
素子数がＡ×Ｂに比例するのに対し、設置可能な入出力
端子ピンの数はＡ＋Ｂに比例するため、回路の大型化に
伴って、入出力端子ピンの数が不足してくる傾向があ
る。このためその設計の際に、入出力端子数に十分な配
慮を払わねばならなかった。

〔発明が解決しようとする問題点〕

例えば大部分の回路機能は共通で、その一部だけが相違
するような２種の集積回路については、その両方の機能
をあわせもつ１種の回路を製造し、これをその用途に応
じて使い分けるようにした方が、コストダウンを図る上
で好ましい。

しかし、この場合、ある用途について使用する端子は、
別の用途について使用しないことになり、事実上無駄な
端子が増加することになる。端子数に上記のような制約
がある以上、このような事態は好ましくない。いわゆる
大規模集積回路ではますますこの傾向が強くなる。

本発明は以上の点に着目してなされたもので、このよう
な多機能の集積回路の端子数の増加を抑制することので
きる論理レベル変換回路を提供することを目的とするも
のである。

〔問題点を解決するための手段〕

本発明の論理レベル変換回路は、入力信号が入力されこ
の入力信号は第１乃至第３の電位レベルを有し前記入力
信号は前記第１乃至第３の電位レベルのうち２つの電位
レベルの組合せによる論理レベルで論理値を示す入力端
子と、ベースを前記入力端子に接続しコレクタを直接あ
るいは所定の抵抗器を介して第１の電源に接続しエミッ
タを抵抗器を介して第２の電源に接続した第１のトラン
ジスタと、ベースを第３の電源に接続しエミッタを前記
第１のトランジスタのエミッタに接続しコレクタを所定
の抵抗器を介して前記第１の電源に接続した第２のトラ
ンジスタと、ベースを前記第２のトランジスタのコレク
タに接続しコレクタを前記第１の電源に接続しエミッタ
を所定の抵抗器を介して第４の電源に接続した第３のト
ランジスタと、前記第２のトランジスタのエミッタに接
続され前記入力信号が示す論理値に対応した第１の論理
レベルの第１の論理信号が出力される第１の出力端子
と、前記第２のトランジスタのコレクタに接続され前記
入力信号が示す論理値に対応した第２の論理レベルの第
２の論理信号が出力される第２の出力端子と、前記第３
のトラジスタのエミッタに接続され前記入力信号が示す
論理値に対応した前記第１の論理レベルの前記第２の論
理信号が出力される前記入力信号第３の出力端子とを有
し、前記入力信号の論理レベルを前記複数の論理レベル
のうちの特定のものに設定することにより前記第１の論
理信号と前記第２の論理信号の一方を固定することがで
きる。

〔作用〕

このような回路構成にすると、入力端子に入力する論理
レベル（ディジタル信号のハイレベル“1"およびロウレ
ベル“0"の電圧）を適当に選択すると、２つの出力端子
に種々の態様の出力信号を得ることができる。

すなわち、ある論理レベルの信号を入力すると、その信
号がハイレベルでもロウレベルでも常に第１の出力端子
からロウレベルの信号が出力される。

また、このとき第２の出力端子からは論理レベルに対応
した信号が出力される。

一方、別の論理レベルの信号を入力すると、第１の出力
端子からは対応した信号が出力され、第２の出力端子か
らは常にハイレベルの信号が出力される。

さらに、別の論理レベルを選定すると、いずれの出力端
子からも対応した信号が出力される。

上記入力端子は、外部回路に接続され、２つの出力端子
を、集積回路内の例えばそれぞれ異なる機能を持つ回路
に接続する。

こうすれば、入力信号の論理レベルを選択することによ
って、入力端子の数を増やすことなく２種の回路を使い
分けることができる。

〔実施例〕

第１図は本発明の論理レベル変換回路の実施例を示す結
線図である。

この回路は、既知のエミッタ・カップルド・ロジック回
路を利用したものである。本発明の回路の説明の前に、
まずこの既知の回路を第３図を用いて説明する。

（エミッタ・カップルド・ロジック回路の説明） 第３図の回路は、１つの入力端子１と１つの出力端子２
を備え、３個のトランジスタT1、T2、T3と３個の抵抗器
R1、R2、R3、とから構成されている。

ベースを入力端子１に接続したトランジスタT1（以下第
１のトランジスタと呼ぶ）は、コレクタが接地され、エ
ミッタは抵抗器R1を介して負電源３に接続されている。

一方、ベースに基準電源４（スレシュホールドレベルの
電圧を出力する電源）を接続されたトランジスタT2（以
下第２のトランジスタと呼ぶ）は、コレクタが抵抗器R2
を介して接地され、エミッタは第１のトランジスタT1の
エミッタに接続されている。

第２のトランジスタT2のコレクタは、この出力をそのま
ま使用する図示しない回路と接続するための、補助出力
端子５を経てトランジスタT3のベースに接続されてい
る。

このトランジスタT3はコレクタが接地され、エミッタが
抵抗器R3を介して負電源１に接続されている。

この回路は次のように動作する。まず、入力端子１から
入力する入力信号がハイレベルのとき、すなわちこの入
力信号が基準電源４の電位より高いときの動作を説明す
る。

このときは、第１のトランジスタT1のベース・エミッタ
間に抵抗器R1を通じて矢印11の方向に電流が流れる。こ
れによって、この第１のトランジスタT1のエミッタの電
位が、入力信号よりその順方向電圧降下分だけ低下した
電位となる。

この電位と基準電源４の電位との差は十分小さく選定さ
れており、第２のトランジスタT2のベース・エミッタ間
の電流が無くなる。こうして第２のトランジスタT2がい
わゆるオフ状態となり、第２のトランジスタのコレクタ
がハイレベルに保持される。この電位はこの場合、接地
電位となる。

一方、入力信号がロウレベルのときは、第１のトランジ
スタT1のベース・エミッタ間の電流はなくなり、これと
は逆に第２のトランジスタT2のベース・エミッタ間の電
流（矢印12方向の電流）が増大する。

これによって、第２のトランジスタT2がいわゆるオン状
態となり、第２のトランジスタT2のコレクタの電位が低
下して、これがロウレベルとなる。

こうして、入力信号に対応して第２のトランジスタT2の
コレクタ電位がハイレベルあるいはロウレベルとなり、
この信号を補助出力端子５からとり出すことができる。

また、次段のトランジスタT3は、この第２のトランジス
タT2のコレクタに現われる出力信号の電位を、その順方
向電圧降下分だけ低下させるための電圧変換回路を構成
している。

これは、出力信号の電位を調整して一定の論理レベルの
信号を得るために使用される。

すなわち、第３図の回路は、２値の入力信号をそのまま
対応するハイレベルあるいはロウレベルの信号として出
力する回路で、例えば前段の回路の論理レベルと後段の
回路の論理レベルとが相違する場合の調整や、劣化した
信号を正規の論理レベルに回復させるために使用するこ
とができる。

（本発明の回路の概要） さて、第１図にもどって本発明の回路は、第３図に示し
た回路の、第１のトランジスタT1と第２のトランジスタ
T2のエミッタが接続された個所に、第１の出力端子６を
接続し、第２のトランジスタT2のコレクタに第２の出力
端子５を接続したものである。

この回路は、例えば入力端子１を集積回路の入力端子ピ
ンに接続し、第１の出力端子６を第１の機能を持った回
路に接続し、第２の出力端子５を第２の機能を持った回
路に接続して使用する。

第１の出力端子や第２の出力端子に接続される回路は同
じ集積回路に組み込まれた回路とする。

第１図において、第３図と同一部分は同一符号を付し、
その動作説明等の重複する説明は省略する。

（信号の論理レベル） ここで、入力論理の論理レベルと出力信号の論理レベル
および、基準電源４の電位との関係をあらかじめ説明し
ておく。

第２図はその説明図である。図中、その矢印21方向は信
号の電位を示し、下方に各信号の種類を示した。

ここで、説明の都合上、入力信号のレベルを高電位側か
ら順にSH、SM、SLと表示した。また、基準電源４の電位
VRをSMとSLのほぼ中央に選定した。

そして、入力信号のレベルがSMとSLの２値をとるものを
第１の論理レベルの入力信号SMLとし、SHとSMの２値を
とるものを第２の論理レベルの入力信号SHMとし、SHとS
Lの論理レベルをとるものを第３の論理レベルの入力信
号SHLとする。

また、第２図において、第１図に示した第１の出力端子
６をOUT1、第２の出力端子５をOUT2、第２の出力端子５
を電圧変換して得られた第１図の出力端子２から出力す
る信号をOUT3と表示した。

（回路の動作） 第１図の回路の、第１のトランジスタT1のコレクタに接
続する第の電源７は、基準電源４の電位VRより高い適当
な値に選定され、そのエミッタ側の抵抗器R1の一端に印
加する第２の電源３は基準電源４の電位より低い適当な
値に選定する。トランジスタT3のエミッタ側の抵抗器R3
の一端は、この回路を動作させるための適当な値の電源
３′に接続する。これは第２の電源３と同一でもよい。

ここで、まず第１の論理レベルの入力信号SMLが入力す
る場合を説明する。

入力信号レベルがSM（第２図）のときは、第２図に示す
ようにこれが基準電源４の電位VRより高いから、第１の
トランジスタT1のベース・エミッタ間に電流が流れ、そ
のエミッタはこの電圧よりも順方向電圧降下分だけ低下
した電位となる。これは第２図にOUT1と表示した。

また、第２のトランジスタT2はオフ状態となるから、そ
のコレクタ電位はハイレベルとなる。これは第２の出力
端子５に出力される。第２図にはOUT2と表示した。

また、電圧調整用のトランジスタT3のエミッタ側は、こ
れより順方向電圧降下分低い電位となる。これが第３の
出力端子２に出力される。第２図にはOUT3と表示し
た。

次に、入力信号レベルがSLの場合を説明する。

このときは、第１のトランジスタT1のベース電位が低い
ために、第１のトランジスタがオフ状態となり、反対に
第２のトランジスタT2がオンとなってそのベース・エミ
ッタ間に電流が流れる。

このため、第２のトランジスタT2のエミッタ電位は、基
準電源４の電位VRから順方向電圧降下分だけ低い電位と
なる。第２図にはOUT1と表示した。

また、第２の出力端子５の電位には、第２のトランジス
タのコレクタ・エミッタ間に流れる電流が第２の抵抗R2
に流れ、第１の電源７の電位から電圧降下した電位が出
力される。第２図には、OUT2と表示した。

第３の出力端子２にはこれから順方向電圧降下分低い電
位の出力信号が得られる。第２図にはOUT3と表示し
た。

こんどは、入力信号レベルがSHの場合を説明する。

この場合、このレベルが基準電源４の電位VRより十分高
いので、第２のトランジスタT2のコレクタの電位がハイ
レベルとなり、第２の出力端子５および第３の出力端子
２に、OUT2、OUT3と同レベルの出力信号が得られ
る。このときの動作は入力信号レベルがSMのときと同一
のため、説明を省略する。

一方、第１のトランジスタT1のベース・エミッタ間に電
流が流れると、第１のトランジスタのエミッタには入力
信号レベルSHより順方向電位降下分低い出力信号が得ら
れる。これは、いままでの出力信号OUT1、OUT1より
も高いレベルの信号である。これを第２図には、OUT1
と表示した。そして、この出力信号OUT1が基準電源４
の電位VRより高電位側になるようにし、また、出力信号
OUT1、OUT1が基準電源４の電位よりも低電位側にな
るように、入力信号のレベルをあらかじめ調整してお
く。

以上の結果を具体的な電圧を例示した表にまとめたのが
第１表である。この表の数値の単位はボルト〔Ｖ〕であ
る。

なお、基準電源４の電位は−1.05〔Ｖ〕とした。

これを各出力端子側において、ハイレベル“1"あるいは
ロウレベル“0"という論理でみたものを第２表に示す。
なお、第２の出力端子と第３の出力端子とから出力され
る信号はそれぞれ論理レベルの異なる回路へ向けて出力
する信号であって、いずれも一方がハイレベル、他方が
ロウレベルとされる。すなわち第２の出力端子５から出
力される信号については、第２図に示した第２の基準電
源VR′の電位が設定されることになる。

従って、第２表では、第２の出力端子５の出力信号の論
理のみを表示し、これと同一内容の第３の出力端子の出
力信号の表示は省略した。

この表を見て明らかなように、第１の論理レベルSMLを
使用した場合、入力信号はSMがハイレベル、“1"SLがロ
ウレベル“0"となり、第２の出力端子５にはこれに対応
する出力が得られる一方、第１の出力端子６には常にロ
ウレベルの出力信号が得られる。

また、第２の論理レベルSHMを使用した場合、入力信号
はSHがハイレベル、SMがロウレベルとなり、第１の出力
端子６にはこれに対応する出力信号が得られる一方、第
２の出力端子５に常にハイレベルの出力信号が得られ
る。

さらに第３の論理レベルSHLを使用した場合、入力信号
はSHがハイレベル、SMがロウレベルとなり、第１の出力
端子６にも第２の出力端子５にもこれに対応する出力信
号が得られる。

これによって、例えば第１の論理レベルSMLを使用した
場合には、第１の出力端子６の側に接続した回路を作動
させずに、第２の出力端子５の側に接続した回路を作動
させることができる。また、第２の論理レベルSHMを使
用した場合、この逆のことが行われる。

さらに第３の論理レベルSHLを使用すると、第１の出力
端子６と第２の出力端子５接続した両方の回路を同時に
作動させることもできる。

〔変形例〕

本発明の論理レベル変換回路は以上の実施例に限定され
ない。

例えば第１図のような回路を２以上組み合わせて、多数
の出力端子を設け、これらの出力端子に接続した多種の
回路について、それらを必要に応じて選択して使用する
ようなこともできる。

〔発明の効果〕

以上説明した本発明の論理レベル変換回路は、コレクタ
出力による電圧レベルとエミッタフォロア出力による電
圧レベルを切り替えることによって、２つの出力端子で
異なった２値の論理値を得ることができ、集積回路に組
み込まれた回路を選択的に動作させることができる。

従って、入力端子の増加を抑えたまま多機能の大規模集
積回路を設計製作することが可能となる。

【図面の簡単な説明】 第１図は本発明の論理レベル変換回路の実施例を示す結
線図、第２図はその動作説明のための説明図、第３図は
本発明の論理レベル変換回路に利用した従来の回路の結
線図である。 １……入力端子、 ５……第２の出力端子、 ６……第１の出力端子、 T1……第１のトランジスタ、 T2……第２のトランジスタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号が入力され、この入力信号は第１
   乃至第３の電位レベルを有し、前記入力信号は前記第１
   乃至第３の電位レベルのうち２つの電位レベルの組合せ
   による論理レベルで論理値を示す入力端子と、 ベースを前記入力端子に接続し、コレクタを直接あるい
   は所定の抵抗器を介して第１の電源に接続し、エミッタ
   を抵抗器を介して第２の電源に接続した第１のトランジ
   スタと、 ベースを第３の電源に接続し、エミッタを前記第１のト
   ランジスタのエミッタに接続し、コレクタを所定の抵抗
   器を介して前記第１の電源に接続した第２のトランジス
   タと、 ベースを前記第２のトランジスタのコレクタに接続し、
   コレクタを前記第１の電源に接続し、エミッタを所定の
   抵抗器を介して第４の電源に接続した第３のトランジス
   タと、 前記第２のトランジスタのエミッタに接続され、前記入
   力信号が示す論理値に対応した第１の論理レベルの第１
   の論理信号が出力される第１の出力端子と、 前記第２のトランジスタのコレクタに接続され、前記入
   力信号が示す論理値に対応した第２の論理レベルの第２
   の論理信号が出力される第２の出力端子と、 前記第３のトラジスタのエミッタに接続され、前記入力
   信号が示す論理値に対応した前記第１の論理レベルの前
   記第２の論理信号が出力される第３の出力端子とを有
   し、 前記入力信号の論理レベル前記複数の論理レベルのうち
   の特定のものに設定することにより、前記第１の論理信
   号と前記第２の論理信号の一方を固定することができる
   ことを特徴とする論理レベル変換回路。