JPH0689088A - 同期信号極性判別回路 - Google Patents
同期信号極性判別回路Info
- Publication number
- JPH0689088A JPH0689088A JP4239243A JP23924392A JPH0689088A JP H0689088 A JPH0689088 A JP H0689088A JP 4239243 A JP4239243 A JP 4239243A JP 23924392 A JP23924392 A JP 23924392A JP H0689088 A JPH0689088 A JP H0689088A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- signal
- vertical
- circuit
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、水平または垂直発振回路を有
し、高い水平走査周波数が受信可能な装置および複数の
水平または垂直走査周波数が受信可能な装置において
も、水平または垂直同期信号の正負の極性に対応した直
流信号を正確に得ることができる同期信号極性判別回路
を提供することにある。 【構成】上記目的は、水平または垂直走査周波数に自動
追従している水平または垂直発振回路の出力パルス信号
の立ち上がりまたは立ち下がりのタイミングにより水平
または垂直同期信号の電圧値をＤフリップフロップ回路
またはアナログメモリ等の記憶回路に記憶し、その出力
端子に得られる直流信号を使用することにより、達成さ
れる。
し、高い水平走査周波数が受信可能な装置および複数の
水平または垂直走査周波数が受信可能な装置において
も、水平または垂直同期信号の正負の極性に対応した直
流信号を正確に得ることができる同期信号極性判別回路
を提供することにある。 【構成】上記目的は、水平または垂直走査周波数に自動
追従している水平または垂直発振回路の出力パルス信号
の立ち上がりまたは立ち下がりのタイミングにより水平
または垂直同期信号の電圧値をＤフリップフロップ回路
またはアナログメモリ等の記憶回路に記憶し、その出力
端子に得られる直流信号を使用することにより、達成さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン、ディス
プレイ、モニタ等の水平または垂直発振回路を有する装
置で高い水平走査周波数または複数の水平または垂直走
査周波数が受信可能な装置において、水平または垂直同
期信号の正負の極性に対応した直流信号を正確に得るた
めと、水平または垂直同期信号の正負の極性にかかわら
ず、常に正または負極性の水平または垂直同期信号を得
る回路に関する。
プレイ、モニタ等の水平または垂直発振回路を有する装
置で高い水平走査周波数または複数の水平または垂直走
査周波数が受信可能な装置において、水平または垂直同
期信号の正負の極性に対応した直流信号を正確に得るた
めと、水平または垂直同期信号の正負の極性にかかわら
ず、常に正または負極性の水平または垂直同期信号を得
る回路に関する。
【０００２】
【従来の技術】従来の同期信号極性判別回路は、公開特
許公報 昭６４−４４１７４の同期信号極性判別回路に
記載のように、水平または垂直同期信号を単安定マルチ
バイブレータおよび抵抗とコンデンサから成る時定数回
路で任意のパルス幅のパルス信号に変換し、このパルス
信号の立ち上がりまたは立ち下がりのタイミングで水平
または垂直同期信号の電圧値をＤフリップフロップ回路
に記憶し、水平または垂直同期信号の正負の極性に対応
した直流信号を得ている。
許公報 昭６４−４４１７４の同期信号極性判別回路に
記載のように、水平または垂直同期信号を単安定マルチ
バイブレータおよび抵抗とコンデンサから成る時定数回
路で任意のパルス幅のパルス信号に変換し、このパルス
信号の立ち上がりまたは立ち下がりのタイミングで水平
または垂直同期信号の電圧値をＤフリップフロップ回路
に記憶し、水平または垂直同期信号の正負の極性に対応
した直流信号を得ている。
【０００３】また、水平または垂直同期信号と水平また
は垂直同期信号の正負の極性に対応した直流信号との排
他的論理和をすることで水平または垂直同期信号の正負
の極性にかかわらず、常に正または負極性の水平または
垂直同期信号を得ている。
は垂直同期信号の正負の極性に対応した直流信号との排
他的論理和をすることで水平または垂直同期信号の正負
の極性にかかわらず、常に正または負極性の水平または
垂直同期信号を得ている。
【０００４】
【発明が解決しようとする課題】上記、従来技術での同
期信号極性判別回路では、水平または垂直同期信号を単
安定マルチバイブレータおよび抵抗とコンデンサから成
る時定数回路により任意のパルス幅のパルス信号に変換
し、このパルス信号の立ち上がりまたは立ち下がりのタ
イミングで水平または垂直同期信号の電圧値をＤフリッ
プフロップ回路に記憶し、水平または垂直同期信号の正
負の極性に対応した直流信号を得ていた。このため、高
い水平走査周波数が受信可能な装置では、単安定マルチ
バイブレータおよび抵抗とコンデンサから成る時定数回
路に使用している回路素子によるパルス幅のバラツキお
よびドリフト量が大きく、また水平または垂直同期信号
の正負の極性での立ち上がり位置または立ち下がり位置
が異なるため、水平または垂直同期信号の正負の極性に
対応した直流信号を正確に得ることができないという問
題がある。また、複数の水平または垂直走査周波数が受
信可能な装置では、単安定マルチバイブレータおよび抵
抗とコンデンサから成る時定数回路で任意のパルス幅の
パルス信号に変換させているが複数の水平または垂直走
査周波数に追従していないため、水平または垂直同期信
号の正負の極性に対応した直流信号を正確に得ることが
できないという問題がある。
期信号極性判別回路では、水平または垂直同期信号を単
安定マルチバイブレータおよび抵抗とコンデンサから成
る時定数回路により任意のパルス幅のパルス信号に変換
し、このパルス信号の立ち上がりまたは立ち下がりのタ
イミングで水平または垂直同期信号の電圧値をＤフリッ
プフロップ回路に記憶し、水平または垂直同期信号の正
負の極性に対応した直流信号を得ていた。このため、高
い水平走査周波数が受信可能な装置では、単安定マルチ
バイブレータおよび抵抗とコンデンサから成る時定数回
路に使用している回路素子によるパルス幅のバラツキお
よびドリフト量が大きく、また水平または垂直同期信号
の正負の極性での立ち上がり位置または立ち下がり位置
が異なるため、水平または垂直同期信号の正負の極性に
対応した直流信号を正確に得ることができないという問
題がある。また、複数の水平または垂直走査周波数が受
信可能な装置では、単安定マルチバイブレータおよび抵
抗とコンデンサから成る時定数回路で任意のパルス幅の
パルス信号に変換させているが複数の水平または垂直走
査周波数に追従していないため、水平または垂直同期信
号の正負の極性に対応した直流信号を正確に得ることが
できないという問題がある。
【０００５】本発明の目的は、高い水平走査周波数が受
信可能な装置および複数の水平または垂直走査周波数が
受信可能な装置においても、水平または垂直同期信号の
正負の極性に対応した直流信号を正確に得ることと、こ
の直流信号を使用することにより、常に正または負極性
に統一された水平または垂直同期信号を正確に得ること
ができる同期信号極性判別回路を提供することにある。
信可能な装置および複数の水平または垂直走査周波数が
受信可能な装置においても、水平または垂直同期信号の
正負の極性に対応した直流信号を正確に得ることと、こ
の直流信号を使用することにより、常に正または負極性
に統一された水平または垂直同期信号を正確に得ること
ができる同期信号極性判別回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、水平または
垂直走査周波数に自動追従している水平または垂直発振
回路の出力パルス信号の立ち上がりまたは立ち下がりの
タイミングにより水平または垂直同期信号の電圧値をＤ
フリップフロップ回路またはアナログメモリ等の記憶回
路に記憶し、その出力端子に得られる直流信号を使用す
ることにより、達成される。
垂直走査周波数に自動追従している水平または垂直発振
回路の出力パルス信号の立ち上がりまたは立ち下がりの
タイミングにより水平または垂直同期信号の電圧値をＤ
フリップフロップ回路またはアナログメモリ等の記憶回
路に記憶し、その出力端子に得られる直流信号を使用す
ることにより、達成される。
【０００７】
【作用】上記、同期信号極性判別回路では、水平または
垂直同期信号をＤフリップフロップ回路またはアナログ
メモリ等の記憶回路のデータ信号として入力させ、複数
の水平または垂直走査周波数に自動追従している水平ま
たは垂直発振回路の出力パルス信号をＤフリップフロッ
プ回路またはアナログメモリ等の記憶回路に記憶するた
めのタイミング用の信号として使用し、水平または垂直
同期信号の電圧値をＤフリップフロップ回路またはアナ
ログメモリ等の記憶回路に記憶することで水平または垂
直同期信号の正負の極性に対応した直流信号を正確に得
ることができる。
垂直同期信号をＤフリップフロップ回路またはアナログ
メモリ等の記憶回路のデータ信号として入力させ、複数
の水平または垂直走査周波数に自動追従している水平ま
たは垂直発振回路の出力パルス信号をＤフリップフロッ
プ回路またはアナログメモリ等の記憶回路に記憶するた
めのタイミング用の信号として使用し、水平または垂直
同期信号の電圧値をＤフリップフロップ回路またはアナ
ログメモリ等の記憶回路に記憶することで水平または垂
直同期信号の正負の極性に対応した直流信号を正確に得
ることができる。
【０００８】
【実施例】図１に本発明を適用した同期信号極性判別回
路の一実施例を示す。
路の一実施例を示す。
【０００９】水平または垂直同期信号１を増幅回路２で
増幅した信号をＤフリップフロップ回路（記憶回路）４
のデータ端子に加える。またＤフリップフロップ回路
（記憶回路）４のクロック端子には、水平または垂直発
振回路５の出力パルス信号６を加え、この出力パルス信
号６の立ち下がりのタイミングで水平または垂直同期信
号１を増幅回路２で増幅した信号の電圧値をＤフリップ
フロップ回路（記憶回路）４に記憶させる。このＤフリ
ップフロップ回路（記憶回路）４の出力端子には、記憶
したときの水平または垂直同期信号１の正負の極性に対
応した直流信号８が得られる。
増幅した信号をＤフリップフロップ回路（記憶回路）４
のデータ端子に加える。またＤフリップフロップ回路
（記憶回路）４のクロック端子には、水平または垂直発
振回路５の出力パルス信号６を加え、この出力パルス信
号６の立ち下がりのタイミングで水平または垂直同期信
号１を増幅回路２で増幅した信号の電圧値をＤフリップ
フロップ回路（記憶回路）４に記憶させる。このＤフリ
ップフロップ回路（記憶回路）４の出力端子には、記憶
したときの水平または垂直同期信号１の正負の極性に対
応した直流信号８が得られる。
【００１０】この水平または垂直同期信号１の正負の極
性に対応した直流信号８と、水平または垂直同期信号１
を増幅回路２で増幅した信号とを排他的論理和ゲート３
の入力端子に加えることにより、排他的論理和ゲート３
の出力端子には、常に正負の極性統一された水平または
垂直同期信号７が得られ、この正負の極性統一された水
平または垂直同期信号７を水平または垂直発振回路５に
加わえることで水平または垂直同期信号１と同期した水
平または垂直発振回路５の出力パルス信号６を得ること
ができる。
性に対応した直流信号８と、水平または垂直同期信号１
を増幅回路２で増幅した信号とを排他的論理和ゲート３
の入力端子に加えることにより、排他的論理和ゲート３
の出力端子には、常に正負の極性統一された水平または
垂直同期信号７が得られ、この正負の極性統一された水
平または垂直同期信号７を水平または垂直発振回路５に
加わえることで水平または垂直同期信号１と同期した水
平または垂直発振回路５の出力パルス信号６を得ること
ができる。
【００１１】従って、この水平または垂直発振回路５の
出力パルス信号６が水平または垂直同期信号１に自動追
従し、極性が変化しなく、１周期内のＨｉｇｈとＬｏｗ
の比率がほとんど変わらないため、水平または垂直同期
信号１の正負の極性に対応した直流信号８を正確に得る
ことができる。
出力パルス信号６が水平または垂直同期信号１に自動追
従し、極性が変化しなく、１周期内のＨｉｇｈとＬｏｗ
の比率がほとんど変わらないため、水平または垂直同期
信号１の正負の極性に対応した直流信号８を正確に得る
ことができる。
【００１２】次に図１の一実施例の各信号動作につい
て、図２を用いて詳細に説明する。
て、図２を用いて詳細に説明する。
【００１３】水平または垂直同期信号１の正極性のとき
の範囲（ａ）でＤフリップフロップ回路（記憶回路）４
に記憶している内容は、水平または垂直発振回路５の出
力パルス信号６の一回目の立ち下がりのタイミングでＨ
ｉｇｈよりＬｏｗに変化し、二回目、三回目の立ち下が
りのタイミングでは、Ｌｏｗを持続する。また、Ｄフリ
ップフロップ回路（記憶回路）４の出力端子に発生する
水平または垂直同期信号１の正負の極性に対応した直流
信号８も、同様に変化する。このＤフリップフロップ回
路（記憶回路）４の出力端子に発生する水平または垂直
同期信号１の正負の極性に対応した直流信号８と水平ま
たは垂直同期信号１との排他的論理和をすることによ
り、水平または垂直同期信号１と同極性のパルス信号、
即ち正極性のパルス信号が得られる。
の範囲（ａ）でＤフリップフロップ回路（記憶回路）４
に記憶している内容は、水平または垂直発振回路５の出
力パルス信号６の一回目の立ち下がりのタイミングでＨ
ｉｇｈよりＬｏｗに変化し、二回目、三回目の立ち下が
りのタイミングでは、Ｌｏｗを持続する。また、Ｄフリ
ップフロップ回路（記憶回路）４の出力端子に発生する
水平または垂直同期信号１の正負の極性に対応した直流
信号８も、同様に変化する。このＤフリップフロップ回
路（記憶回路）４の出力端子に発生する水平または垂直
同期信号１の正負の極性に対応した直流信号８と水平ま
たは垂直同期信号１との排他的論理和をすることによ
り、水平または垂直同期信号１と同極性のパルス信号、
即ち正極性のパルス信号が得られる。
【００１４】また水平または垂直同期信号１の負極性の
ときの範囲（ｂ）でＤフリップフロップ回路（記憶回
路）４に記憶している内容は、水平または垂直発振回路
５の出力パルス信号６の一回目の立ち下がりのタイミン
グでＬｏｗよりＨｉｇｈに変化し、二回目、三回目の立
ち下がりのタイミングでは、Ｈｉｇｈを持続する。ま
た、Ｄフリップフロップ回路（記憶回路）４の出力端子
に発生する水平または垂直同期信号１の正負の極性に対
応した直流信号８も、同様に変化する。このＤフリップ
フロップ（記憶回路）４の出力端子に発生する水平また
は垂直同期信号１の正負の極性に対応した直流信号８と
水平または垂直同期信号１との排他的論理和をすること
により、水平または垂直同期信号１と逆極性のパルス信
号、即ち正極性パルス信号が得られる。
ときの範囲（ｂ）でＤフリップフロップ回路（記憶回
路）４に記憶している内容は、水平または垂直発振回路
５の出力パルス信号６の一回目の立ち下がりのタイミン
グでＬｏｗよりＨｉｇｈに変化し、二回目、三回目の立
ち下がりのタイミングでは、Ｈｉｇｈを持続する。ま
た、Ｄフリップフロップ回路（記憶回路）４の出力端子
に発生する水平または垂直同期信号１の正負の極性に対
応した直流信号８も、同様に変化する。このＤフリップ
フロップ（記憶回路）４の出力端子に発生する水平また
は垂直同期信号１の正負の極性に対応した直流信号８と
水平または垂直同期信号１との排他的論理和をすること
により、水平または垂直同期信号１と逆極性のパルス信
号、即ち正極性パルス信号が得られる。
【００１５】従って、本回路に正または負極性の水平ま
たは垂直同期信号１が入力されたとき、排他的論理和の
出力端子には極性統一された水平または垂直同期信号７
を得ることができ、この極性統一された水平または垂直
同期信号７が水平または垂直発振回路５に加わることに
より、水平または垂直同期信号１に同期した水平または
垂直発振回路５の出力パルス信号６を得ることができ
る。
たは垂直同期信号１が入力されたとき、排他的論理和の
出力端子には極性統一された水平または垂直同期信号７
を得ることができ、この極性統一された水平または垂直
同期信号７が水平または垂直発振回路５に加わることに
より、水平または垂直同期信号１に同期した水平または
垂直発振回路５の出力パルス信号６を得ることができ
る。
【００１６】
【発明の効果】本発明によれば、水平または垂直発振回
路を有し、高い水平走査周波数が受信可能な装置または
複数の水平または垂直走査周波数が受信可能な装置にお
いて、水平または垂直同期信号の正負の極性に対応した
直流信号を正確に得ることができ、この直流信号と水平
または垂直同期信号との排他的論理和をすることによ
り、常に正または負極性の水平または垂直同期信号を得
ることができるという効果がある。
路を有し、高い水平走査周波数が受信可能な装置または
複数の水平または垂直走査周波数が受信可能な装置にお
いて、水平または垂直同期信号の正負の極性に対応した
直流信号を正確に得ることができ、この直流信号と水平
または垂直同期信号との排他的論理和をすることによ
り、常に正または負極性の水平または垂直同期信号を得
ることができるという効果がある。
【図１】本発明を適用した同期信号極性判別回路の一実
施例を示す図である。
施例を示す図である。
【図２】本発明を適用した同期信号極性判別回路の一実
施例の各信号動作波形を示す図である。
施例の各信号動作波形を示す図である。
１…水平または垂直同期信号、 ２…増幅回路、 ３…排他的論理和ゲート、 ４…Ｄフリップフロップ（記憶回路）、 ５…水平または垂直発振回路、 ６…出力パルス信号、 ７…極性統一された水平または垂直同期信号、 ８…同期信号の正負の極性に対応したＨｉｇｈまたはＬ
ｏｗ直流信号、 ９…トランジスタ。
ｏｗ直流信号、 ９…トランジスタ。
Claims (2)
- 【請求項１】水平または垂直発振回路の出力パルス信号
の立ち上がりまたは立ち下がりのタイミングで、水平ま
たは垂直同期信号の電圧値をＤフリップフロップ回路ま
たはアナログメモリ等の記憶回路に記憶し、水平または
垂直同期信号の正負の極性に対応した直流信号を得るこ
とを特徴とする同期信号極性判別回路。 - 【請求項２】水平または垂直同期信号と、前記水平また
は垂直同期信号の正負の極性に対応した直流信号から、
水平または垂直同期信号の正負の極性にかかわらず、常
に正または負極性の水平または垂直同期信号を発生させ
るための排他的論理和ゲート回路等を設けたことを特徴
とする請求項１記載の同期信号極性判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239243A JPH0689088A (ja) | 1992-09-08 | 1992-09-08 | 同期信号極性判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239243A JPH0689088A (ja) | 1992-09-08 | 1992-09-08 | 同期信号極性判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689088A true JPH0689088A (ja) | 1994-03-29 |
Family
ID=17041872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239243A Pending JPH0689088A (ja) | 1992-09-08 | 1992-09-08 | 同期信号極性判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689088A (ja) |
-
1992
- 1992-09-08 JP JP4239243A patent/JPH0689088A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870000822A (ko) | 화상 픽업 및 표시장치 | |
| KR910017358A (ko) | 캐리어 리세트 fm변조기 및 fm신호의 변조방법 | |
| JPH0689088A (ja) | 同期信号極性判別回路 | |
| JP2690358B2 (ja) | ディスプレイ | |
| JPS61269595A (ja) | ビデオ信号処理装置 | |
| US4758890A (en) | Quantizing television horizontal phase to subcarrier zero crossings | |
| KR920010030B1 (ko) | 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로 | |
| KR930003094A (ko) | 지터 검출회로 | |
| JPH01156631U (ja) | ||
| KR940001840Y1 (ko) | 모니터의 모드 자동절환 회로 | |
| KR0160119B1 (ko) | 블랭킹신호 및 필드구별신호 검출회로 | |
| JP3032337B2 (ja) | 半導体集積回路装置の試験装置 | |
| KR890001356Y1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 | |
| JPH0727355B2 (ja) | 水平周波数切り換え回路 | |
| KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
| JPH04129192U (ja) | 同期信号極性識別回路 | |
| JPH024017A (ja) | ディジタル位相同期回路 | |
| JPH05181445A (ja) | 水平同期信号極性判別回路 | |
| JPH01208081A (ja) | 複数画面表示処理装置 | |
| JPH0318182A (ja) | ビデオデジタイズ装置 | |
| JPS6346633B2 (ja) | ||
| JPH0771243B2 (ja) | アドレス信号発生回路 | |
| JPS60167465U (ja) | 垂直ブランキングパルス生成回路 | |
| JPH089191A (ja) | フィールド判別回路 | |
| JPS5992602A (ja) | 水晶発振回路 |