JPH07112138B2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH07112138B2 JPH07112138B2 JP60040522A JP4052285A JPH07112138B2 JP H07112138 B2 JPH07112138 B2 JP H07112138B2 JP 60040522 A JP60040522 A JP 60040522A JP 4052285 A JP4052285 A JP 4052285A JP H07112138 B2 JPH07112138 B2 JP H07112138B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- input
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は集積回路化されたエミッタ帰還形の差動増幅
器に係り、特に回路内で生じるノイズを内部で軽減し得
るように改良したものに関する。
器に係り、特に回路内で生じるノイズを内部で軽減し得
るように改良したものに関する。
［発明の技術的背景とその問題点］ 一般に差動増幅器にあっては、第３図に示すように定電
流でバイアスされたエミッタ帰還形のものを集積回路
（IC）化して用いられる。すなわち、第３図において、
図中符号11は電源入力（Vcc）端子、12は非反転入力
（＋）端子、13は反転入力（−）端子、14は出力（OU
T）端子、15はアース（GND）端子で、電源入力端子11に
供給された駆動電圧Vccは定電流源I1,I2を介して第１及
び第２の入力トランジスタQ1,Q2の各エミッタに供給さ
れ、また定電流源I3を介して差動回路を構成する一対の
トランジスタQ3,Q4の各エミッタに供給される。上記第
１の入力トランジスタQ1のベースは上記非反転入力端子
12に接続されると共に入力抵抗R1を介して接地され、そ
のコレクタは負荷抵抗R2を介して接地されると共に、上
記差動回路のトランジスタQ3のベースに接続される。上
記第２の入力トランジスタQ2のベースは上記反転入力端
子13に接続されると共に入力抵抗R3を介して接地され、
そのコレクタは負荷抵抗R4を介して接地されると共に、
上記差動回路のトランジスタQ4のベースに接続される。
そして、第１及び第２のトランジスタQ1,Q2のエミッタ
間は抵抗R5を介して接続される。さらに、上記差動回路
の各トランジスタQ3,Q4はそれぞれカレントミラー回路
を構成する一対のトランジスタQ5,Q6を介して接地さ
れ、トランジスタQ3のコレクタは上記出力端子14に接続
されると共に帰還抵抗R6を介して第１の入力トランジス
タQ1のエミッタに接続される。
流でバイアスされたエミッタ帰還形のものを集積回路
（IC）化して用いられる。すなわち、第３図において、
図中符号11は電源入力（Vcc）端子、12は非反転入力
（＋）端子、13は反転入力（−）端子、14は出力（OU
T）端子、15はアース（GND）端子で、電源入力端子11に
供給された駆動電圧Vccは定電流源I1,I2を介して第１及
び第２の入力トランジスタQ1,Q2の各エミッタに供給さ
れ、また定電流源I3を介して差動回路を構成する一対の
トランジスタQ3,Q4の各エミッタに供給される。上記第
１の入力トランジスタQ1のベースは上記非反転入力端子
12に接続されると共に入力抵抗R1を介して接地され、そ
のコレクタは負荷抵抗R2を介して接地されると共に、上
記差動回路のトランジスタQ3のベースに接続される。上
記第２の入力トランジスタQ2のベースは上記反転入力端
子13に接続されると共に入力抵抗R3を介して接地され、
そのコレクタは負荷抵抗R4を介して接地されると共に、
上記差動回路のトランジスタQ4のベースに接続される。
そして、第１及び第２のトランジスタQ1,Q2のエミッタ
間は抵抗R5を介して接続される。さらに、上記差動回路
の各トランジスタQ3,Q4はそれぞれカレントミラー回路
を構成する一対のトランジスタQ5,Q6を介して接地さ
れ、トランジスタQ3のコレクタは上記出力端子14に接続
されると共に帰還抵抗R6を介して第１の入力トランジス
タQ1のエミッタに接続される。
つまり、この差動増幅器は、第１及び第２の入力トラン
ジスタQ1,Q2をそれぞれ定電流源I1,I2によってバイアス
しており、また抵抗R1,R3をこの増幅器の入力インピー
ダンスとしている。そして、第１及び第２の入力トラン
ジスタQ1,Q2の出力電流を負荷抵抗R2,R4に供給し、各抵
抗R2,R4に生じた電圧により差動回路のトランジスタQ3,
Q4を駆動し、トランジスタQ3のコレクタ出力を入力トラ
ンジスタQ1のエミッタに帰還させて差動回路の増幅度を
設定するようにしたものである。すなわち、上記入力ト
ランジスタQ1,Q2の出力電流は完全な差動電流ではない
が、差動回路のトランジスタQ3,Q4によって完全な差動
出力を得ることができる。
ジスタQ1,Q2をそれぞれ定電流源I1,I2によってバイアス
しており、また抵抗R1,R3をこの増幅器の入力インピー
ダンスとしている。そして、第１及び第２の入力トラン
ジスタQ1,Q2の出力電流を負荷抵抗R2,R4に供給し、各抵
抗R2,R4に生じた電圧により差動回路のトランジスタQ3,
Q4を駆動し、トランジスタQ3のコレクタ出力を入力トラ
ンジスタQ1のエミッタに帰還させて差動回路の増幅度を
設定するようにしたものである。すなわち、上記入力ト
ランジスタQ1,Q2の出力電流は完全な差動電流ではない
が、差動回路のトランジスタQ3,Q4によって完全な差動
出力を得ることができる。
ところで、上記のような差動増幅器では、一般にI1＝I
2、R1＝R3のように定数を決定している。ここで、この
増幅器が高い入力インピーダンスを必要とするならばR1
＝R3は大となる。しかし、非反転入力端子12にのみ信号
を入力したとき、非反転入力端（Q1のベース）からみた
インピーダンスは信号源インピーダンスとほぼ等しくな
るが、反転入力端（Q2のベース）のインピーダンスはR3
のままである。このとき、第１の入力トランジスタQ1の
ベース電流IB1に生じるノイズ電流はほとんど信号源イ
ンピーダンス側に流れるため、ノイズ電圧はほとんど生
じないが、第２の入力トランジスタQ2のベース電流IB2
に生じるノイズ電流は抵抗R3に流れるため、大きなノイ
ズ電圧が発生することになり、これによって出力端（Q3
のコレクタ）にはその利得に比例したノイズが発生する
ことになる。このため、このエミッタ帰還形差動増幅器
では非反転入力及び反転入力ともに端子を設け、使用し
ない端子を外部で交流的に短絡してノイズ対策を行なっ
ている。したがって、従来よりIC内部で入力端のノイズ
を軽減し得るようにすることが強く望まれている。
2、R1＝R3のように定数を決定している。ここで、この
増幅器が高い入力インピーダンスを必要とするならばR1
＝R3は大となる。しかし、非反転入力端子12にのみ信号
を入力したとき、非反転入力端（Q1のベース）からみた
インピーダンスは信号源インピーダンスとほぼ等しくな
るが、反転入力端（Q2のベース）のインピーダンスはR3
のままである。このとき、第１の入力トランジスタQ1の
ベース電流IB1に生じるノイズ電流はほとんど信号源イ
ンピーダンス側に流れるため、ノイズ電圧はほとんど生
じないが、第２の入力トランジスタQ2のベース電流IB2
に生じるノイズ電流は抵抗R3に流れるため、大きなノイ
ズ電圧が発生することになり、これによって出力端（Q3
のコレクタ）にはその利得に比例したノイズが発生する
ことになる。このため、このエミッタ帰還形差動増幅器
では非反転入力及び反転入力ともに端子を設け、使用し
ない端子を外部で交流的に短絡してノイズ対策を行なっ
ている。したがって、従来よりIC内部で入力端のノイズ
を軽減し得るようにすることが強く望まれている。
［発明の目的］ この発明は上記のような事情を考慮してなされたもの
で、高い入力インピーダンスを有する場合にIC内部で入
力端のノイズを軽減することができ、必要に応じて一方
の入力端子を省略することのできる差動増幅器を提供す
ることを目的とする。
で、高い入力インピーダンスを有する場合にIC内部で入
力端のノイズを軽減することができ、必要に応じて一方
の入力端子を省略することのできる差動増幅器を提供す
ることを目的とする。
［発明の概要］ すなわち、この発明に係る差動増幅器は、第１及び第２
の抵抗により非反転入力及び反転入力の入力インピーダ
ンスを設定し、この第１及び第２の抵抗にそれぞれ流れ
る電流により第１及び第２のトランジスタを駆動し、こ
の第１及び第２の入力トランジスタの各出力電流により
差動回路を構成する一対のトランジスタを駆動して差動
出力を得、前記第１及び第２の抵抗のいずれか一方に流
れる電流量をその抵抗が駆動する入力トランジスタの出
力電流値に応じて可変制御するようにし、この電流制御
される抵抗を他方の抵抗値より小さく設定するようにし
たことを特徴とするものである。
の抵抗により非反転入力及び反転入力の入力インピーダ
ンスを設定し、この第１及び第２の抵抗にそれぞれ流れ
る電流により第１及び第２のトランジスタを駆動し、こ
の第１及び第２の入力トランジスタの各出力電流により
差動回路を構成する一対のトランジスタを駆動して差動
出力を得、前記第１及び第２の抵抗のいずれか一方に流
れる電流量をその抵抗が駆動する入力トランジスタの出
力電流値に応じて可変制御するようにし、この電流制御
される抵抗を他方の抵抗値より小さく設定するようにし
たことを特徴とするものである。
［発明の実施例］ 以下、第１図を参照してこの発明の一実施例を説明す
る。但し、第１図において第３図と同一部分には同一符
号を付して示し、ここでは異なる部分についてのみ述べ
る。
る。但し、第１図において第３図と同一部分には同一符
号を付して示し、ここでは異なる部分についてのみ述べ
る。
第１図はその構成を示すもので、この差動増幅器は前記
第１の入力トランジスタQ1と同等の特性を有し、前記第
２の入力トランジスタQ2と共通ベースとなるトランジス
タQ7を設け、このトランジスタQ7のエミッタを定電流源
I4を介して電源端子11に接続し、コレクタを接地したも
のである。尚、ここでは前記反転入力端子13をなくし、
非反転アンプ構成としている。
第１の入力トランジスタQ1と同等の特性を有し、前記第
２の入力トランジスタQ2と共通ベースとなるトランジス
タQ7を設け、このトランジスタQ7のエミッタを定電流源
I4を介して電源端子11に接続し、コレクタを接地したも
のである。尚、ここでは前記反転入力端子13をなくし、
非反転アンプ構成としている。
すなわち、この差動増幅器では、不用の入力端（反転入
力端となるトランジスタQ2のベース）にもう一つの入力
トランジスタQ1と同等の特性を有するトランジスタQ7の
ベースを接続し、このトランジスタQ7を定電流源I4でバ
イアスしたもので、抵抗R3にはQ7のベース電流とQ2のベ
ース電流との和が流れる。このとき、トラ、ジスタQ2,Q
7の各ベース電位（図中Ａ点の電位）は、第１の入力ト
ランジスタQ1のベース電位（図中Ｂ点の電位）と等しく
しなければならないので、抵抗R1を固定とすると抵抗R3
は小さくしなければならない。ここで、I4＝3I2、I1＝I
2とすると、各トランジスタQ1,Q2,Q7の各ベース電流I
B1,IB2,IB7はIB7＝3IB2、IB1＝IB2となるため、Ａ点の
電位はVA＝R3（IB7＋IB2）となり、Ｂ点の電位はVB＝R1
・IB1となる。したがって、VA＝VBとするためにはR3＝R
1/4に設定すればよい。つまり、抵抗R3を1/4にすること
により、トランジスタQ2のベース電流によるノイズは従
来の1/4となる。
力端となるトランジスタQ2のベース）にもう一つの入力
トランジスタQ1と同等の特性を有するトランジスタQ7の
ベースを接続し、このトランジスタQ7を定電流源I4でバ
イアスしたもので、抵抗R3にはQ7のベース電流とQ2のベ
ース電流との和が流れる。このとき、トラ、ジスタQ2,Q
7の各ベース電位（図中Ａ点の電位）は、第１の入力ト
ランジスタQ1のベース電位（図中Ｂ点の電位）と等しく
しなければならないので、抵抗R1を固定とすると抵抗R3
は小さくしなければならない。ここで、I4＝3I2、I1＝I
2とすると、各トランジスタQ1,Q2,Q7の各ベース電流I
B1,IB2,IB7はIB7＝3IB2、IB1＝IB2となるため、Ａ点の
電位はVA＝R3（IB7＋IB2）となり、Ｂ点の電位はVB＝R1
・IB1となる。したがって、VA＝VBとするためにはR3＝R
1/4に設定すればよい。つまり、抵抗R3を1/4にすること
により、トランジスタQ2のベース電流によるノイズは従
来の1/4となる。
したがって、上記のように構成した差動増幅器は、定電
流源I4の出力値を適当に選んで抵抗R3を小さくするよう
にすれば、内部で不用な入力端のノイズを軽減すること
ができ、必要に応じてその入力端子をなくし、外部でノ
イズ軽減のための処置を行なわなくてもよい。
流源I4の出力値を適当に選んで抵抗R3を小さくするよう
にすれば、内部で不用な入力端のノイズを軽減すること
ができ、必要に応じてその入力端子をなくし、外部でノ
イズ軽減のための処置を行なわなくてもよい。
尚、上記実施例ではトランジスタQ7を用いて抵抗R3に流
れる電流値を制御するようにしたが、第２図に示すよう
に出力値がトランジスタQ2の電流増幅率βと反比例する
電流源I5を用いて抵抗R3に流れる電流量を制御するよう
にしても、上記実施例と同等の効果を得ることができ
る。
れる電流値を制御するようにしたが、第２図に示すよう
に出力値がトランジスタQ2の電流増幅率βと反比例する
電流源I5を用いて抵抗R3に流れる電流量を制御するよう
にしても、上記実施例と同等の効果を得ることができ
る。
［発明の効果］ 以上のようにこの発明によれば、高い入力インピーダン
スを有する場合にIC内部で入力端のノイズを軽減するこ
とができ、必要に応じて一方の入力端子を省略すること
のできる差動増幅器を提供することができる。
スを有する場合にIC内部で入力端のノイズを軽減するこ
とができ、必要に応じて一方の入力端子を省略すること
のできる差動増幅器を提供することができる。
第１図はこの発明に係る差動増幅器の一実施例の構成を
示す回路図、第２図はこの発明に係る他の実施例の構成
を示す回路図、第３図は従来の差動増幅器の構成を示す
回路図である。 11……電源端子、12……非反転入力端子、13……反転入
力端子、14……出力端子、15……アース端子、Q1〜Q7…
…トランジスタ、I1〜I4……定電流源、I5……電流源、
R2,R4……負荷抵抗、R6……帰還抵抗。
示す回路図、第２図はこの発明に係る他の実施例の構成
を示す回路図、第３図は従来の差動増幅器の構成を示す
回路図である。 11……電源端子、12……非反転入力端子、13……反転入
力端子、14……出力端子、15……アース端子、Q1〜Q7…
…トランジスタ、I1〜I4……定電流源、I5……電流源、
R2,R4……負荷抵抗、R6……帰還抵抗。
Claims (1)
- 【請求項１】同一極性のトランジスタからなり一方のベ
ースに入力信号が供給される入力用の第１及び第２のト
ランジスタと、 上記第１及び第２のトランジスタのベースと基準電位と
の間に接続され、入力インピーダンスを設定する第１及
び第２の抵抗と、 上記第１及び第２のトランジスタのエミッタと電源電位
との間に接続された同値の第１及び第２の電流源と、 上記第１及び第２のトランジスタの各出力電流によりそ
れぞれ駆動され、差動回路を構成する一対のトランジス
タと、 上記第１及び第２のトランジスタの他方のベースにベー
スが接続され、上記第１及び第２のトランジスタと同一
極性でかつ上記第１のトランジスタと同等の特性を持つ
第３のトランジスタと、 上記第３のトランジスタのエミッタと電源電位との間に
接続され、上記第１及び第２の電流源よりも大きな電流
値を有する第３の電流源とを具備し、 上記第１及び第２のトランジスタの他方のベースと基準
電位との間に接続された上記第２の抵抗の抵抗値を上記
第１の抵抗よりも小さく設定したことを特徴とする差動
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040522A JPH07112138B2 (ja) | 1985-03-01 | 1985-03-01 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040522A JPH07112138B2 (ja) | 1985-03-01 | 1985-03-01 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61200710A JPS61200710A (ja) | 1986-09-05 |
| JPH07112138B2 true JPH07112138B2 (ja) | 1995-11-29 |
Family
ID=12582835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60040522A Expired - Lifetime JPH07112138B2 (ja) | 1985-03-01 | 1985-03-01 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112138B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578612A (en) * | 1978-12-09 | 1980-06-13 | Toshiba Corp | Semiconductor integrated circuit |
-
1985
- 1985-03-01 JP JP60040522A patent/JPH07112138B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61200710A (ja) | 1986-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021401B2 (ja) | ||
| JPH02892B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPS5836014A (ja) | 電子インピ−ダンス装置 | |
| JPS631768B2 (ja) | ||
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS61200710A (ja) | 差動増幅器 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPH0526363B2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6325765Y2 (ja) | ||
| JP3283981B2 (ja) | 差動増幅器 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPH0424909B2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH0449701Y2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPS6259485B2 (ja) | ||
| JPH0252884B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPH06196942A (ja) | 増幅回路及び信号増幅ｉｃ |