JPS60254696A - 電子回路パツケ−ジ - Google Patents
電子回路パツケ−ジInfo
- Publication number
- JPS60254696A JPS60254696A JP11062084A JP11062084A JPS60254696A JP S60254696 A JPS60254696 A JP S60254696A JP 11062084 A JP11062084 A JP 11062084A JP 11062084 A JP11062084 A JP 11062084A JP S60254696 A JPS60254696 A JP S60254696A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit elements
- plate
- package
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002470 thermal conductor Substances 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子回路パッケージに関し、特に例えばメモ
リＩＣ等のような同一または類似の接続端子配置を有す
る板状の電子回路素子の複数個を搭載した電子回路パッ
ケージに関するものである。
リＩＣ等のような同一または類似の接続端子配置を有す
る板状の電子回路素子の複数個を搭載した電子回路パッ
ケージに関するものである。
従来の技術
従来、この種の電子回路パッケージは、第３図に示すよ
うに、複数の板状の電子回路素子１を良熱伝導体基板３
上の同一平面内に並べて搭載し、相互配線２によって電
気信号用外部接続端子４に接続していた。
うに、複数の板状の電子回路素子１を良熱伝導体基板３
上の同一平面内に並べて搭載し、相互配線２によって電
気信号用外部接続端子４に接続していた。
この場合、相互配線２の長さく以下相互配線長という）
による信号伝達遅延が生じることや、相互配線長の差に
よる信号伝達時間差が生じることの欠点、さら、にパッ
ケージ全体の形状が平面的で大きなものとなることの欠
点などがあった。
による信号伝達遅延が生じることや、相互配線長の差に
よる信号伝達時間差が生じることの欠点、さら、にパッ
ケージ全体の形状が平面的で大きなものとなることの欠
点などがあった。
発明が解決しようとする問題点
本発明の目的は、相互配線長および相互配線長の差を小
さくシ、さらにパッケージの大きさを小さくすることに
よシ、従来の問題点を改善した電子回路パッケージを提
供することにある。
さくシ、さらにパッケージの大きさを小さくすることに
よシ、従来の問題点を改善した電子回路パッケージを提
供することにある。
問題点を解決するだめの手段
本発明は上述の問題点を解決するために、複数の板状の
電子回路素子を電気信号用外部接続端子を有する良熱伝
導体基板上に搭載し、相互配線した電子回路パッケージ
において、前記複数の板状の電子回路素子のうち同−又
は類似の接続端子配置を有する電子回路素子の複数個を
一定の間隔を保って重ね合わせて搭載し、相互配線した
構成を採用するものである。
電子回路素子を電気信号用外部接続端子を有する良熱伝
導体基板上に搭載し、相互配線した電子回路パッケージ
において、前記複数の板状の電子回路素子のうち同−又
は類似の接続端子配置を有する電子回路素子の複数個を
一定の間隔を保って重ね合わせて搭載し、相互配線した
構成を採用するものである。
作用
本発明の電子回路パッケージにおいては、積層状に搭載
された複数の板状の電子回路素子の積層間隔を極力小さ
くすることによシ、相互配線長は従来よシも小さくなシ
、それに比例して他の相互配線の長さの差も小さくなる
。
された複数の板状の電子回路素子の積層間隔を極力小さ
くすることによシ、相互配線長は従来よシも小さくなシ
、それに比例して他の相互配線の長さの差も小さくなる
。
特に、複数の板状の電子回路素子が、例えばメモＩＪＩ
Ｃのように同一または類似の接続端子配置を有するもの
であれば、各電子回路素子のほぼ同じ位置にある接続端
子間の相互配線が積層面に対して垂直となるため、相互
配線長が最小化されると共に各相互配線長の差がほとん
どなくなる。
Ｃのように同一または類似の接続端子配置を有するもの
であれば、各電子回路素子のほぼ同じ位置にある接続端
子間の相互配線が積層面に対して垂直となるため、相互
配線長が最小化されると共に各相互配線長の差がほとん
どなくなる。
実施例
次に、本発明の実施例について図面を診照して説明する
。
。
本発明の第１の実施例を斜視図で示す第１図において、
本発明の電子回路パッケージは、複数の板状電子回路素
子１と、電気信号用外部接続端子４を有する良熱伝導体
基板３とからなシ、前記複数の電子回路素子１を一定の
間隔を保って積層状に重ね合わせて前記良熱伝導体基板
３に搭載し、前記電子回路素子１の接続端子５の相互間
と、最下段の接続端子と電気信号用外部接続端子４との
間を相互配線２で接続している。したがって、従来の電
子回路パッケージに比べて相互配線長が短くなシ、パッ
ケージの面積も小さくできる効果がある。
本発明の電子回路パッケージは、複数の板状電子回路素
子１と、電気信号用外部接続端子４を有する良熱伝導体
基板３とからなシ、前記複数の電子回路素子１を一定の
間隔を保って積層状に重ね合わせて前記良熱伝導体基板
３に搭載し、前記電子回路素子１の接続端子５の相互間
と、最下段の接続端子と電気信号用外部接続端子４との
間を相互配線２で接続している。したがって、従来の電
子回路パッケージに比べて相互配線長が短くなシ、パッ
ケージの面積も小さくできる効果がある。
第２図は本発明の第２の実施例の斜視図である。
複数の板状の電子回路素子１が、例えばメモリＩＣのよ
うに１部もしくは全部の接続端子５が同一または類似の
機能を有し同一配置に列べられたもので、その他の構成
は第１の実施例と同様である。
うに１部もしくは全部の接続端子５が同一または類似の
機能を有し同一配置に列べられたもので、その他の構成
は第１の実施例と同様である。
図に示すように、各電子回路素子１の同じ位置にある同
一または類似の機能を有する、たとえばアドレスおよび
クロックなどの接続端子５の間の相互配線２は積層面に
対して垂直となり、その線長は最小となシ、文具なる相
互配線の線長もはｙ同じとなシ差がなくなる。したがっ
て第１の実施例同様の効果がある。
一または類似の機能を有する、たとえばアドレスおよび
クロックなどの接続端子５の間の相互配線２は積層面に
対して垂直となり、その線長は最小となシ、文具なる相
互配線の線長もはｙ同じとなシ差がなくなる。したがっ
て第１の実施例同様の効果がある。
なお、第１図および第２図に示した実施例においては、
良熱伝導体基板３の上に１組の積層状に重ね合わされた
複数の電子回路素子群が搭載されているが、２組以上の
複数の電子回路素子群を搭載することも可能である。
良熱伝導体基板３の上に１組の積層状に重ね合わされた
複数の電子回路素子群が搭載されているが、２組以上の
複数の電子回路素子群を搭載することも可能である。
また相互配線２は複数の板状の電子回路素子１の接続端
子５相互間を図のように直接接続するのでなく、板状の
電子回路素子１のそれぞれの間に接続用中継端子を有す
る良熱伝導体板状物を挿入するなどして間接的に接続し
てもかまわない。
子５相互間を図のように直接接続するのでなく、板状の
電子回路素子１のそれぞれの間に接続用中継端子を有す
る良熱伝導体板状物を挿入するなどして間接的に接続し
てもかまわない。
さらに、良熱伝導体基板３の形状もパッケージ全体の放
熱効果を考慮して冷却に適した形状にしてもかまわない
。− 発明の詳細 な説明したように、本発明によれば、複数の板状の電子
回路素子を積層状に重ねるように並べて相互配線するこ
とによシ、相互配線長による信号伝達遅延や信号伝達遅
延時間差を従来よシも小さくでき、さらにこの種の電子
回路パッケージの大きさを従来よシも小さくできるとい
う効果がある。
熱効果を考慮して冷却に適した形状にしてもかまわない
。− 発明の詳細 な説明したように、本発明によれば、複数の板状の電子
回路素子を積層状に重ねるように並べて相互配線するこ
とによシ、相互配線長による信号伝達遅延や信号伝達遅
延時間差を従来よシも小さくでき、さらにこの種の電子
回路パッケージの大きさを従来よシも小さくできるとい
う効果がある。
第１図は本発明の第１の実施例を示す斜視図、第２図は
本発明の第２の実施例を示す斜視図、第３図は従来の一
例を示す斜視図である。 １・・・・・・板状の電子回路素子、２・・・・・・相
互配線、３・・・・・・良熱伝導体基板、４・・・・・
・電気信号用外部接続端子、５・・・・・・電子回路素
子の接続端子。 テ 察 １ 凹 Φ 寮２回
本発明の第２の実施例を示す斜視図、第３図は従来の一
例を示す斜視図である。 １・・・・・・板状の電子回路素子、２・・・・・・相
互配線、３・・・・・・良熱伝導体基板、４・・・・・
・電気信号用外部接続端子、５・・・・・・電子回路素
子の接続端子。 テ 察 １ 凹 Φ 寮２回
Claims (1)
- 複数の板状の電子回路素子と、電気信号用外部接続端子
を有する良熱伝導体基板とからなシ、前記複数の板状の
電子回路素子を前記良熱伝導体基板上に搭載し、相互配
線した電子回路パッケージにおいて、前記複数の板状の
電子回路素子のうち同一または類似の接続端子配置を有
する電子回路素子の複数個を一定の間隔を保って重ね合
わせて搭載したことを特徴とする電子回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11062084A JPS60254696A (ja) | 1984-05-30 | 1984-05-30 | 電子回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11062084A JPS60254696A (ja) | 1984-05-30 | 1984-05-30 | 電子回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254696A true JPS60254696A (ja) | 1985-12-16 |
Family
ID=14540409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11062084A Pending JPS60254696A (ja) | 1984-05-30 | 1984-05-30 | 電子回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257785A (ja) * | 1986-04-30 | 1987-11-10 | イビデン株式会社 | 電子回路パツケ−ジ |
-
1984
- 1984-05-30 JP JP11062084A patent/JPS60254696A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257785A (ja) * | 1986-04-30 | 1987-11-10 | イビデン株式会社 | 電子回路パツケ−ジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420751A (en) | Ultra high density modular integrated circuit package | |
| US5224023A (en) | Foldable electronic assembly module | |
| US5394300A (en) | Thin multilayered IC memory card | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| US4764122A (en) | Data bus connector | |
| JP2571021B2 (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| JPS62260353A (ja) | 半導体装置 | |
| JPS5836512B2 (ja) | 半導体メモリチツプの接続のための端子面配列を持つマルチチツプ配線 | |
| JPH061095A (ja) | メモリカード | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPS6373694A (ja) | 電子回路基板 | |
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 | |
| JPH0348449A (ja) | ｉｃパツケージ | |
| JPH06216305A (ja) | 積層型電子部品 | |
| JP2621038B2 (ja) | Ｉｃカード | |
| JPH05145254A (ja) | 半導体装置 | |
| JPS59205793A (ja) | 半導体素子 | |
| JPH0719164Y2 (ja) | Ｉｃの端子構造 | |
| JP2555991B2 (ja) | パッケージ | |
| JPH04188860A (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0378786B2 (ja) | ||
| JPH10294435A (ja) | メモリモジュールおよび情報処理装置 | |
| JPS5873191A (ja) | 混成集積回路装置の実装構造 | |
| JPH02130996A (ja) | 電子部品実装用装置 | |
| JPS62155545A (ja) | マイクロコンピユ−タモジユ−ル |