JPH07191879A - デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法 - Google Patents

Abstract

(57)【要約】 【目的】プログラムの任意のチェックポイントでは、プ
ログラムの実行の影響が必ずチップ外のメモリ参照とな
って現れ、その動作をチップ外から観察することにより
プログラム実行の様子が簡単に把握できるようにする。 【構成】命令デコーダ１０６で解読した命令がデバッグ
用命令の場合、当該デバッグ用命令の指定するインデッ
クス番号ｉｄ_i （＝ｉ）を命令デコーダ１０６からデバ
ッグ用命令動作制御部１１０に渡して、命令の読み出し
を指示する。デバッグ用命令動作制御部１１０は、この
ｉｄ_i とベースレジスタ１０９の内容（ＢＲ）とをもと
に、デバッグ用命令により置き換えられた本来実行すべ
き命令の移動先のメモリ番地、即ち主メモリ２０のテー
ブル領域２０１のｉ番目のエントリの先頭番地を算出
し、その番地から真に実行すべき命令をシステムバス３
０を介して読み込み、命令デコーダ１０６に渡し、解読
させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、チップ外に設けられ
た主メモリの格納情報の一部のコピーが保持されるキャ
ッシュメモリを内蔵し、デバッグ用命令の実行機能を有
するマイクロプロセッサおよびデバッグ方法に関する。

【０００２】

【従来の技術】近年のマイクロプロセッサは、半導体技
術の著しい進歩に伴う集積度の向上のために、同一チッ
プ上にキャッシュメモリを内蔵しているのが一般的であ
る。このようなマイクロプロセッサでは、当該プロセッ
サのチップ外に設けられた主メモリ（外部の主メモリ）
に格納されている実行中のプログラムの一部が外部バス
（システムバス）を介してキャッシュメモリに既に読み
込まれていて、実行すべき命令が直接キャッシュメモリ
から取り出される場合には、チップ外（の主メモリ）に
は命令フェッチ等の動作が生じない。

【０００３】このような場合、たとえロジックアナライ
ザ等で外部からチップ（とシステムバスとの接続部）を
観察していても、プログラムがどのように実行されるか
判断できない、

【０００４】

【発明が解決しようとする課題】上記したように、キャ
ッシュメモリをチップ上に内蔵するマイクロプロセッサ
では、当該マイクロプロセッサのチップ外に設けられた
主メモリに格納されている実行中のプログラムの一部が
キャッシュメモリに既に読み込まれていて、実行すべき
命令が直接キャッシュメモリから取り出される場合に
は、チップ外（の主メモリ）には命令フェッチ等の動作
が生じない。

【０００５】このため従来は、ロジックアナライザ等で
外部からチップを観察していても、プログラムの実行状
況は把握できず、プログラムのデバッグ作業が困難にな
るという問題があった。

【０００６】この発明は上記事情を考慮してなされたも
のでその目的は、プログラムの任意のチェックポイント
では、プログラムの実行の影響が必ずチップ外のメモリ
参照となって現れるようにすることができ、これによ
り、その動作をチップ外から観察することによりプログ
ラム実行の様子が簡単に把握できるデバッグ用命令の実
行機能を有するマイクロプロセッサおよびデバッグ方法
を提供することにある。

【０００７】

【課題を解決するための手段】この発明は、キャッシュ
メモリをチップ上に内蔵するマイクロプロセッサが有す
る命令デコード手段に、上記キャッシュメモリから取り
出された実行すべき命令がチップ外に設けられた主メモ
リ上のメモリ番地を直接または間接に指定するためのア
ドレス情報を持つデバッグ用命令である場合には、当該
アドレス情報で指定される主メモリ上のメモリ番地の命
令の読み出しを指示する機能を付加する他、この命令デ
コード手段からの命令読出し指示に応じて、上記アドレ
ス情報で指定される主メモリ上のメモリ番地の命令を真
に実行すべき命令として読み込んで、この命令をデコー
ド手段に与えるデバッグ用命令動作制御手段を上記マイ
クロプロセッサに設け、上記デバッグ用命令を実行する
ことにより、当該命令で指定される主メモリのメモリ番
地から真に実行すべき命令がマイクロプロセッサ内に読
み込まれて、命令デコード手段により解読されるように
したことを特徴とするものである。

【０００８】

【作用】上記の構成において、プログラムのデバッグを
行う際には、主メモリに格納される当該プログラム中の
それぞれチェックポイントとすべき場所の各命令を、デ
バッグ用命令に置き換え、置き換えられた命令を、対応
するデバッグ用命令中のアドレス情報により直接或いは
間接に指定される主メモリの各メモリ番地に移してお
く。

【０００９】この主メモリ内のプログラムをマイクロプ
ロセッサにより実行する。ここで、マイクロプロセッサ
にて実行すべき命令は、キャッシュメモリから（キャッ
シュメモリにないミスヒット時には、目的とする命令を
含む１ライン分の命令群が主メモリからキャッシュメモ
リに転送された後）取り出され、命令デコード手段によ
り解読される。

【００１０】したがって、実行すべき命令が既にキャッ
シュメモリに読み込まれている場合には、チップ外（の
主メモリ）には命令フェッチ等の動作が生じない。とこ
ろが上記の構成においては、キャッシュメモリから取り
出されて命令デコード手段により解読された命令がデバ
ッグ用命令である場合には、命令デコード手段からデバ
ッグ用命令動作制御手段に対して当該デバッグ用命令中
のアドレス情報で指定される主メモリ上のメモリ番地の
命令の読み出しが指示されるため、このデバッグ用命令
動作制御手段によりチップ外の主メモリがアクセスされ
て、上記デバッグ用命令中のアドレス情報で直接または
間接に指定される主メモリ上のメモリ番地の命令、即ち
当該デバッグ用命令に置き換えられて当該デバッグ用命
令のアドレス情報の指定するメモリ番地に移された命令
が、真に実行すべき命令としてマイクロプロセッサ内に
読み込まれる。

【００１１】このように、デバッグ用命令に置き換えら
れたプログラムの任意のチェックポイントでは、必ずそ
の置き換えられた元の命令をチップ外の主メモリから読
み込むための動作が行われる。

【００１２】したがって、そのメモリ参照の動作（参照
されるメモリ番地）をチップ外からロジックアナライザ
等で観察することによりプログラム実行の様子が簡単に
把握できる。

【００１３】なお、デバッグ用命令動作制御手段により
マイクロプロセッサ内に読み込まれた命令は、命令デコ
ード手段に渡されて、キャッシュメモリから取り出され
た命令の場合と同様に解読され、実行に供される。

【００１４】

【実施例】図１はこの発明の一実施例に係るマイクロプ
ロセッサを備えた情報処理装置の構成を、マイクロプロ
セッサの内部構成を中心に示すブロック図である。同図
において、１０は１チップのマイクロプロセッサ、２０
はマイクロプロセッサ１のチップ外に設けられた主メモ
リ、３０はマイクロプロセッサ１０および主メモリ２０
が接続されるシステムバスである。このシステムバス３
０は、マイクロプロセッサ１０の外部バスをなしてい
る。

【００１５】主メモリ２０は、プログラム、データ等を
格納するためのものである。この主メモリ２０には、マ
イクロプロセッサ１０内の後述するベースレジスタ（Ｂ
Ｒ）１０８の指定する特定のメモリ番地（ベースアドレ
ス）から始まる例えば４ｎバイトのテーブル領域２０１
が必要に応じて確保される。

【００１６】テーブル領域２０１は、例えば４バイト長
の命令がそれぞれ格納されるｎ個のエントリからなる。
このテーブル領域２０１内エントリ（のメモリ番地）は
インデックス番号（エントリ番号）ｉｄ_i （ｉｄ_i ＝０
〜ｎ−１）により間接指定される。

【００１７】マイクロプロセッサ１０は、主メモリ２０
に格納されている実行中のプログラムの一部のコピーが
保持される命令キャッシュメモリ１０１と、主メモリ２
０に格納されているデータの一部が保持されるデータキ
ャッシュメモリ１０２と、システムバス３０を介して主
メモリ２０と命令キャッシュメモリ１０１／データキャ
ッシュメモリ１０２間の命令／データの転送を制御する
バスインタフェース１０３と、このバスインタフェース
１０３および後述するデバッグ用命令動作制御部１１０
とシステムバス３０との間に設けられたバスドライバ１
０４とを有している。

【００１８】マイクロプロセッサ１０はまた、命令キャ
ッシュメモリ１０１から読み出された命令を保持するた
めの命令バッファ１０５と、この命令バッファ１０５に
保持された命令のオペレーションコード（ＯＰコード）
をもとに当該命令の指示する処理内容を解読する命令デ
コーダ１０６と、オペランドデータを保持するレジスタ
ファイル１０７とを有している。

【００１９】命令デコーダ１０６は、命令の解読の他、
レジスタファイル１０７からの必要なオペランドの読み
出し（例えば分岐命令の場合に、分岐アドレスの計算に
必要なオペランドの読み出し）を行う。

【００２０】また命令デコーダ１０６は、主メモリ２０
のテーブル領域２０１内のエントリ（のメモリ番地）を
間接指定するためのインデックス番号ｉｄ_i が設定され
たインデックスフィールドを持つデバッグ用命令を解読
した場合には、デバッグ用命令動作制御部１１０に対し
て、当該インデックス番号ｉｄ_i で間接指定される主メ
モリ２０上のメモリ番地の４バイト命令の読み出しを指
示するようになっている。

【００２１】マイクロプロセッサ１０は更に、命令デコ
ーダ１０６の命令解読結果に従い、指示された演算やデ
ータキャッシュメモリ１０２とのロード／ストア等を実
行し、結果のオペランドデータをレジスタファイル１０
７等に書き込む命令実行部１０８と、上記デバッグ用命
令が使用する主メモリ２０上のテーブル領域２０１の先
頭メモリ番地（をベースアドレスとして）保持するベー
スレジスタ（ＢＲ）１０９と、デバッグ用命令の指定す
る動作を制御するためのデバッグ用命令動作制御部１１
０とを有している。

【００２２】デバッグ用命令動作制御部１１０は、命令
デコーダ１０５からのデバッグ用命令の解読結果に従う
命令読み出し指示に従いて、当該命令中のインデックス
番号ｉｄ_i およびベースレジスタ１０９の内容（ＢＲ）
をもとに算出されるメモリ番地を用いてシステムバス３
０を介して主メモリ２０をアクセスし、そのメモリ番地
から始まるテーブル領域２０１内エントリに格納されて
いる命令を読み込むようになっている。この読み込まれ
た命令は、命令デコーダ１０６に渡される。

【００２３】次に、図１の構成の動作を説明する。今、
主メモリ２０内に、図２（ａ）に示すようにデバッグ対
象となるプログラム２０２が格納されているものとす
る。もし、このプログラム２０２中のチェックポイント
となる場所ＣＰ_i の（分岐命令などの）命令２０３をフ
ェッチして実行しようとする場合に、当該命令２０３を
含む命令列が既に命令キャッシュメモリ１０１に読み込
まれているならば、当該命令２０３は、主メモリ２０か
らではなくて、命令キャッシュメモリ１０１から高速に
取り出され、命令バッファ１０５を介して命令デコーダ
１０６に送られる。そして、この命令２０３は命令デコ
ーダ１０６で解読され、その解読結果に従い、命令実行
部１０８で実行される。

【００２４】このようにプログラムデバッグのチェック
ポイントとなる場所ＣＰ_i の命令２０３が既に命令キャ
ッシュメモリ１０１に読み込まれている状態で、当該命
令２０３を実行しようとした場合には、当該命令２０３
は命令キャッシュメモリ１０１から取り出され、マイク
ロプロセッサ１０のチップ外、即ちシステムバス３０上
には（主メモリ２０に対する）命令フェッチの動作は現
れない。この場合、ロジックアナライザ等で外部からチ
ップ（とシステムバス３０との接続部）を観察しても、
プログラムの実行状況は把握できない。

【００２５】そこで本実施例では、プログラム２０２を
デバッグしようとする場合、プログラム２０２中のチェ
ックポイントとすべき場所ＣＰ_i の命令２０３を、図２
（ｂ）に示すように、インデックス番号ｉｄ_i （＝ｉ）
が設定されているインデックスフィールドを持つデバッ
グ用命令２０４に置き換えて、デバッグ対象プログラム
２１２としておく。また、主メモリ２０上にテーブル領
域２０１を確保し、当該デバッグ用命令２０４のインデ
ックスフィールド中のインデックス番号ｉｄ_i（＝ｉ）
で間接指定されるｉ番目のエントリエントリに、図２
（ｂ）に示すように上記置き換えられた命令２０３を移
しておく。

【００２６】なお、図では、１つの命令だけが操作の対
象となっているが、実際には、同様の操作が任意のｎ個
の命令について行われる。更に、ベースレジスタ（Ｂ
Ｒ）１０９をデスティネーションレジスタとして指定す
るロード命令を実行することにより、当該ベースレジス
タ（ＢＲ）１０９に、テーブル領域２０１の先頭番地
（ＢＲ）を設定しておく。

【００２７】以上のようにした後、主メモリ２０内に図
２（ｂ）に示すように格納されているデバッグ対象プロ
グラム２１２を実行する。今、このプログラム２１２の
実行状態にあり、当該プログラム２１２中のチェックポ
イントとなる場所ＣＰ_i に（命令２０３に代えて）新た
に設定されたデバッグ用命令２０４を含む命令列が既に
命令キャッシュメモリ１０１に読み込まれているものと
する。

【００２８】この状態で、場所ＣＰ_i の命令（デバッグ
用命令２０４）をフェッチして実行しようとする場合、
当該命令（デバッグ用命令２０４）は、主メモリ２０か
らではなくて、命令キャッシュメモリ１０１から高速に
取り出され、命令バッファ１０５を介して命令デコーダ
１０６に送られる。

【００２９】命令デコーダ１０６は、命令バッファ１０
５を介して送られた命令のオペレーションコード（ＯＰ
コード）をもとに当該命令の指示する処理内容を解読す
る。そして命令デコーダ１０６は、解読の対象となって
いる命令がデバッグ用命令（ここではデバッグ用命令２
０４）場合には、命令実行部１０８の動作を中断させ、
（デバッグ用命令２０４に置き換えられた真に実行すべ
き命令２０３を読み出すための）命令読み出し指示をデ
バッグ用命令動作制御部１１０に発行する。この際、命
令デコーダ１０６は、当該デバッグ用命令２０４のイン
デックスフィールドに設定されているインデックス番号
（エントリ番号）ｉｄ_i をデバッグ用命令動作制御部１
１０に渡す。

【００３０】デバッグ用命令動作制御部１１０は、命令
デコーダ１０６から命令読み出し指示を受けると、同指
示と共に渡されたインデックス番号（エントリ番号）ｉ
ｄ_iと、ベースレジスタ１０９の内容（ＢＲ）、即ち主
メモリ２０上のテーブル領域２０１の先頭メモリ番地
（ベースアドレス）とをもとに、次式 ＰＡ＝（ＢＲ）＋ｉｄ_i ＊４ ………（１） の演算を行い、インデックス番号ｉｄ_i （＝ｉ）で間接
指定される、主メモリ２０上のテーブル領域２０１内の
エントリのメモリ番地（物理アドレス）ＰＡを算出す
る。なお、上記（１）式中の“４”は命令語のバイト長
（エントリのサイズ）を示す。

【００３１】次にデバッグ用命令動作制御部１１０は、
上記算出したメモリ番地（物理アドレス）ＰＡ、即ち
（ＢＲ）＋ｉｄ_i ＊４をもとにバスドライバ１０４およ
びシステムバス３０を介して（マイクロプロセッサ１０
のチップ外に設けられている）主メモリ２０をアクセス
し、そのメモリ番地から始まる４バイト長の命令、即ち
チェックポイントとなる場所ＣＰ_i から主メモリ２０上
のテーブル領域２０１のｉｄ_i （＝ｉ）番目のエントリ
に移された命令２０３を、真に実行すべき命令として取
り込む。

【００３２】このように、プログラム２０２中のチェッ
クポイントとなる場所ＣＰ_i の命令２０３をデバッグ用
命令２０４に置き換えて（プログラム２１２とし）、置
き換えられた本来実行すべき命令２０３を、当該デバッ
グ用命令２０４のインデックスフィールドに設定されて
いるインデックス番号ｉｄ_i で指定されるテーブル領域
２０１内エントリ、即ちｉｄ_i （＝ｉ）番目のエントリ
に移しておくことにより、当該デバッグ用命令２０４が
命令キャッシュメモリから取り出されて命令デコーダ１
０６で解読された場合には、このテーブル領域２０１内
のｉｄ_i （＝ｉ）番目のエントリに移されている命令２
０３を主メモリ２０から読み込む動作が、デバッグ用命
令動作制御部１１０によって必ず行われる。

【００３３】したがって、そのメモリアクセスの動作
（アクセスされるメモリ番地）をチップ外からロジック
アナライザ等で観察することによりプログラム実行の様
子が簡単に把握できる。

【００３４】さて、デバッグ用命令動作制御部１１０
は、命令デコーダ１０６からのデバッグ用命令２０４に
従う命令読み出し指示に応じて、当該デバッグ用命令２
０４に置き換えられた命令２０３を真に実行すべき命令
として取り込むと、この命令２０３を命令デコーダ１０
６に送る。

【００３５】すると命令デコーダ１０６は、このデバッ
グ用命令動作制御部１１０から送られた命令２０３を、
命令キャッシュメモリ１０１から読み出された場合と同
様に、即ち通常の手順で命令が読み出された場合と同様
に解読し、当該命令２０３の指定する処理を実行するの
に必要な各種制御信号を命令実行部１０８等に出力す
る。もし、当該命令２０３が分岐命令であるならば、命
令デコーダ１０６は、分岐アドレスの計算に必要なオペ
ランドをレジスタファイル１０７から読み出して、命令
実行部１０８に出力する。

【００３６】命令実行部１０８は、命令デコーダ１０６
からの制御信号に従い、命令２０３の指定する処理（命
令２０３が分岐命令であるならば、分岐先アドレスに従
う分岐先の命令への分岐処理）を実行する。

【００３７】なお、前記実施例では、デバッグ用命令２
０４に置き換えられた命令の移動先を当該デバッグ用命
令２０４により間接指定するものとして説明したが、直
接指定するようにしても構わない。但し、直接指定方式
の場合には、テーブル領域２０１の位置が固定されるた
め、自由度に乏しくなる。

【００３８】また、前記実施例では、マイクロプロセッ
サ１０に内蔵のキャッシュメモリが、命令を保持する命
令キャッシュメモリ１０１とデータを保持するデータキ
ャッシュメモリ１０２の２種である場合について説明し
たが、命令およびデータを保持するキャッシュメモリで
あっても構わない。

【００３９】

【発明の効果】以上詳述したようにこの発明によれば、
マイクロプロセッサの命令デコード手段に、当該マイク
ロプロセッサに内蔵のキャッシュメモリから取り出され
た実行すべき命令が外部の主メモリ上のメモリ番地を直
接または間接に指定するためのアドレス情報を持つデバ
ッグ用命令である場合には、そのアドレス情報で指定さ
れる主メモリ上のメモリ番地の命令の読み出しを指示す
る機能を付加する他、この命令デコード手段からの命令
読出し指示に応じて、上記アドレス情報で指定される主
メモリ上のメモリ番地の命令を真に実行すべき命令とし
て読み込んで、この命令デコード手段に与えて解読させ
るデバッグ用命令動作制御手段を上記マイクロプロセッ
サに設けたことにより、キャッシュメモリからデバッグ
用命令が読み出されて解読された場合、必ず当該デバッ
グ用命令で指定される命令を外部の主メモリから読み込
む動作が行われるため、その動作をチップ外からロジッ
クアナライザ等で観察することによりプログラム実行の
様子が簡単に把握できる。

【００４０】また、プログラム中のチェックポイントと
すべき場所の命令をデバッグ用命令で置き換え、その置
き換えられた命令を当該デバッグ用命令で直接または間
接に指定される主メモリのメモリ番地に移しておくこと
により、上記のチェックポイントでは必ず主メモリを参
照する動作が発生して、デバッグ用命令に置き換えられ
た本来実行すべき命令がマイクロプロセッサ内に読み込
まれて解読・実行されるため、プログラムの実行トレー
スを行うことができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るマイクロプロセッサ
を備えた情報処理装置の構成を、マイクロプロセッサの
内部構成を中心に示すブロック図。

【図２】同実施例におけるデバッグ用命令の利用方法を
説明するための図。

【符号の説明】

１０…マイクロプロセッサ、２０…主メモリ、３０…シ
ステムバス、１０１…命令キャッシュメモリ、１０３…
バスインタフェース、１０６…命令デコーダ、１０８…
命令実行部、１０９…ベースレジスタ（ＢＲ）、１１０
…デバッグ用命令動作制御部、２０１…テーブル領域、
２０２，２１２…プログラム、２０３…命令（チェック
ポイントとすべき場所の命令）、２０４…デバッグ用命
令。

Claims (2)

【特許請求の範囲】
1. 【請求項１】チップ外に設けられた主メモリの格納情報
   の一部のコピーが保持されるキャッシュメモリを前記チ
   ップ上に内蔵するマイクロプロセッサにおいて、 前記キャッシュメモリから取り出された実行すべき命令
   を解読する命令デコード手段であって、当該命令が前記
   主メモリ上の真に実行すべき命令のメモリ番地を直接ま
   たは間接に指定するためのアドレス情報を持つデバッグ
   用命令である場合には、当該アドレス情報で指定される
   前記主メモリ上のメモリ番地の命令の読み出しを指示す
   る命令デコード手段と、 この命令デコード手段からの前記命令読出し指示に応じ
   て、前記アドレス情報で直接または間接に指定される前
   記主メモリ上のメモリ番地の命令を真に実行すべき命令
   として読み込んで、前記命令デコード手段に与えるデバ
   ッグ用命令動作制御手段とを具備し、前記デバッグ用命
   令を実行することにより、当該命令で指定される前記主
   メモリのメモリ番地から真に実行すべき命令が前記マイ
   クロプロセッサ内に読み込まれて、前記命令デコード手
   段により解読されるようにしたことを特徴とするマイク
   ロプロセッサ。
2. 【請求項２】主メモリに格納されるプログラム中のチェ
   ックポイントとすべき場所の命令を、前記主メモリ上の
   メモリ番地を直接または間接に指定するためのアドレス
   情報を持つデバッグ用命令に置き換えると共に、置き換
   えられた命令を当該デバッグ用命令の前記アドレス情報
   で指定されるメモリ番地に移しておき、 前記主メモリを外部メモリとして用い、当該メモリの格
   納情報の一部のコピーが保持されるキャッシュメモリを
   チップ上に内蔵するマイクロプロセッサにおいて、前記
   キャッシュメモリから取り出された実行すべき命令が前
   記デバッグ用命令の場合に、当該デバッグ用命令中の前
   記アドレス情報で指定される前記主メモリ上のメモリ番
   地の命令を真に実行すべき命令として読み込んで解読・
   実行することにより、 前記チップ外からプログラム実行状況が観察できるよう
   にしたことを特徴とするデバッグ方法。