JPS61226929A - 半導体デバイスの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、半導体デバイス接点をパシベート（不動態
化）するための方法に関し、特に、シリコン集積回路デ
バイスにおいて窒化物により規定されたショットキー・
ダイオード接点と浅いエミッタ接点をパシベートするた
めの方法に関するものである。

Ｂ、従来技術 近年、集積回路の製造において、窒化シリコン・マスク
が、有望な手段となってきた。本来は、シリコン窒化物
は直接シリコン基板上に付着されるべきであると教えら
れていた。しかし、シリコンと窒化シリコンの間の界面
が下層のシリコンに強い歪みをもたらすことが分かった
。これらの歪みは、多くの場合、シリコン基板中に転位
をもたらし、これにより、その界面の電気的特性に、望
ましくない漏洩電流やその他の悪い影響が及ぼされる。

これらの歪みを最小限に抑えるために、シリコン基板と
窒化シリコン層の間に２酸化シリコンの薄い層を形成す
べきことが教示された。この方法は、この複合層が、パ
シベーション用に利用されている場合には比較的成功を
収めている。

さて、保護誘電体層で覆われた半導体物質には金属接点
を設けなくてはならないので、その誘電体層には、通常
、エツチング処理によってさまざまな開孔または窓が刻
まれる。すなわち、一番外側の層を貫通する開孔が第１
のエツチング剤を用いて形成され、次に下層の基板を露
出するために、その開孔に第２のエツチング剤が導入さ
れる。ところが、この第２のエツチング剤の付与の間に
、幾分か横方向のエツチング作用が生じ、これにより、
開孔または窓の全周をとり巻く被膜の外側面に垂下する
突出部が形成される。この垂下する突出部は、形成され
た半導体デバイスに望ましくない影響を及ぼすことがあ
る。

例えば、窒化シリコンで覆われた２酸化シリコンのよう
な、２層絶縁体をもつシリコン基板上にショットキー・
バリア・ダイオードが形成されることはよくある。この
とき、シリコン基板表面」二のダイオード領域を画成す
るために、窒化シリコン中の開孔を介して下層の２酸化
シリコンをエツチングすると、窒化シリコンのアンダー
カットを生じる。そして、次に、この画成された領域を
介して金属接点が付着されたとき、突出する窒化シリコ
ン層の下方のシリコン表面領域が露出されたまま残る。

この露出されたシリコン表面は、ショットキー・バリア
・ダイオードの動作の不安定の原因となることがある。

別の例では、窒化シリコンで覆われた２酸化シリコンの
ような、２層絶縁体を有するシリコン基板に浅いエミッ
タ接合を形成することもよくある。

このとき、基板の一部が露出され、イオン注入によりエ
ミッタが形成されると、エミッタ・ベース接合の適正な
パシベーションに関連して問題が生じてくる。この問題
は、イオン注入が基板の表面に垂直な方向に行なわれる
ために生じてくる。すなわち、イオンは、窒化シリコン
によってマスクされ、突出する窒化物層の下方の基板領
域には到達しない。そして、パシベーション用のその窒
化物層はマスク開孔上でアンダーカットであるので、マ
スク層は基板表面上のイオン注入されたエミッタ・ベー
ス接合を適正に被覆しないことになる。

その結果、エミッタ・ベース接合が適正にパシベートさ
れ得す、デバイスの歩どまりが低下する。

これらの問題を解決するために、当技術分野ではきわめ
て多くの手段が試みられている。例えば、ＩＢＭ　　テ
クニカル・ディスクロジャ・プルティン（Ｔｅｃｈｎｊ
ｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ：以
下ＴＤＢと略記）　Ｖｏｌ、　２４、Ｈａ　１１−　Ａ
、１９８２年４月、ｐｐ、５５７４−５５７７の“改善
されたバイポーラ回路のための処理の変更（Ｐｒｏｃｅ
ｓｓＭｏｄｉｆｉｃａｔｊｏｎ　ｆｏｒ　Ｉｍｐｒｏｖ
ｅｄ　Ｂｉｐｏｌａｒ　ＣｉｒｃｕｉｔＰｅｒｆｏｒｍ
ａｎｃｅ）　”と題するＣ、Ｇ、ジャンボツカ（Ｊａｍ
ｂｏｔｋａｒ）による論文は、シリコン上に２酸化シリ
コンと窒化シリコンを舶次形成し、次にシリコンを露出
する場合に生じてくる問題を認識しており、その５５７
７ページには次のように述べられている。

［エミッタ・イオン注入工程を含む比較的標準的な処理
においては、特にＳ　ｉ　Ｏ２の湿式エツチングが使用
される場合に生じるＳｉＯ２のアンダーカットが多くの
場合、過剰なエミッタ・ベース漏洩をもたらす。これは
、シリコン表面におけるエミッタ・ベース接合の不適切
なパシベーションが原因であって、特にそれは、エミッ
タが浅くなるよう意図されている場合に顕著である。」
この論文は、２段階処理を利用して上記問題に解決をは
かることを教示している。すなわち、第１段階では、ア
ンダーカット領域が、約５００オングストロームの２酸
化シリコンと約３００〜５００オングストロームの窒化
シリコンのＣＶＤ（化学的気相付着）により充填される
。このあと、アンダーカット領域以外の複合層の箇所が
反応性イオン・エツチングにより除去される。

別の例では、ＴＢＭ　　ＴＤＢ　　Ｖｏｌ、、２５、Ｎ
ｎ　９．１９８３年２月、ｐｐ、４７８２〜４７８４の
１゜アンティボッ（Ａｎｔ；１ｐｏｖ）と」二記Ｃ，Ｇ
、ジャンボツカによる“浅いエミッタと窒化物で規定さ
れたショットキー・ダイオードの信頼性のあるパシベー
ション（Ｒｅｌｊａｂｌｅ　Ｐａ５ｓｉｖａｔｊｏｎ　
ｏｆ　ＳｈａｌｌｏｗＲｍｊ、ｔｔｅｒｓ　ａｓ　Ｗｅ
ｌｌ　ａｓ　Ｎｊｔｒｉｄｅ−Ｄｅｆｊｎｅｄ　５ｃｈ
ｏｔｔｋｙＤｉｏｄｅｓ）”と題する論文に、エミッタ
とショットキー・ダイオード窓が、２酸化シリコン及び
窒化シリコンの複合層中に形成されるという標準的なバ
イポーラ技術において、２酸化シリコンの望ましくない
エツチングによって窒化シリコン層にアンダーカットが
形成されることが記載されている。

このことは、デバイスの信頼性の低下やショットキー・
ダイオードやエミッタ・ベース接合の漏洩をもたらす。

この論文は、その４７８４ページに次のような解決策を
提示する。

［スクリーン酸化膜を除去することなく、ある＝７− いはスクリーン酸化膜及び薄い再酸化膜を除去した後に
、アンダーカット領域を埋めるために５１３Ｎ４層が付
着される・・・そして、垂直方向の反応性イオン・エツ
チングによって、アンダーカット領域を埋める部分以外
のＳｉ３Ｎ４層が除去される。」 さらに別の例では、Ｉ　ＢＭ　　ＴＤＢ　　Ｖｏｌ、、
２２、Ｎａ１ｌ、１９８０年４月、Ｍ、ブ１リス力（Ｂ
ｒｉｓｋａ）とＡ、シュミット（Ｓｃｈｍｉｔｔ）によ
る“ショットキー接点の形成方法（Ｍｅｔｈｏｄ　ｏｆ
　Ｐｒｏｄｕｃｊ、ｎｇＳｃｈｏｔｔｋｙ　Ｃｏｎｔａ
ｃｔｓ）　”と題する論文の４９６４ページには、次の
ように記載されている。

［この方法は、シリコン半導体基板上に、窒化シリコン
層によって横方向に限定されるショットキー接点を形成
することに関する。・・・ショツ］−キー接点は、適当
にドープされた半導体基板に、２酸化シリコン層を付着
し、そのあと第１の窒化シリコン層を付着することによ
り形成される。接点孔が窒化シリコン層に、続いて２酸
化シリコン層にエツチングされる。２酸化シリコン層が
エラ＝８− チングされるとき、その２酸化シリコン層は過度にエツ
チングされ、これにより窒化シリコン層が突出する。・
・・次に接点が気相付着されたとき、突出した層の下方
には中空のスペースが形成され、このスペースは接触さ
れないのでしばしば漏洩電流の増大につながる。」 さらにこの論文は、その４９６４ページに次のような解
決策を与える。

［この問題を解消するために、２酸化シリコン層に接点
孔があけられたあと除去されることになる窒化シリコン
層が、第２の層によって置き換えられる。この第２の層
は下層の２酸化シリコン層と同一の厚さを有している。

次に第２の層は、接点孔の同一の厚さを有している。次
に第２の層は、接点孔の周縁に窒化物のリングを残すよ
うに反応性イオン・エツチングによって２酸化シリコン
層までエツチングされる。」 ショットキー接点を画定する窒化物リングの下方の酸化
物層に存在するアンダーカット空所が形成されないよう
にすることによって安定な窒化物画定ショットキー・バ
リア・ダイオードを形成するための類似の方法は、米国
国防省刊行物Ｔ１０１．２０１に示されている。この刊
行物は、リング下方のアンダーカット酸化物の空所にＣ
ＶＤによって酸化物を付着することによりその空所を充
填することを開示している。このＣＶＤ酸化物は次に、
窒化物リングと酸化物の空所の垂直な壁面に沿う領域以
外は反応性イオンエツチングにより除去される。

しかし、これらの方法は、シリコン基板と誘電体層の界
面で生じる歪みによる欠点を被る。一般的には、基板上
の２酸化シリコン層は基板に抑圧的な歪みを導入する。

一方、基板と接触する窒化シリコン層はその同一の基板
に引張り歪みをもたらす。さらに、慣用の技術で基板に
付着された窒化シリコン層によってもたらされる単位面
積あたりの引張り応力は、２酸化シリコン層によっても
たらされる単位面積あたりの応力の約１０倍である。そ
れゆえ、特に窒素と基板のかなり広い界面を残しておく
ようなアンダーカットの充填方法は歪みをもたらし、デ
バイスに欠陥と漏洩が生じてしまう。

Ｃ０発明が解決しようとする問題点 この発明の目的は、上記したデバイス構造において、基
板の歪みを実質的に生じないようなパシベーション層を
提供することにある。

Ｄ０問題点を解決するための手段 この発明の方法は、半導体デバイスの製造の際に生じる
上述の問題、特にシリコン集積回路デバイス中の窒化物
により画定されるショットキー・ダイオード接点及び浅
いエミッタ接点を、基板に歪みを与えることなくパシベ
ートする問題を解決する。好都合なことに、本発明の方
法を利用することにより、より安定で信頼性が高く欠陥
のないデバイスを製造することができる。

本発明の方法によれば、第１及び第２の層の下にある基
板が露出され、これにより第２の層のアンダーカットを
生じる。このあと、基板上に第３の層を共形的（ｃｏｎ
ｆｏｒＩＩｌａｌ）に付着する工程が続く。本発明の一
実施例では、この第３の層は、例＝１１− えば低圧ＣＶＤにより付着される窒化シリコンである。

この薄い窒化シリコン層は、アンダーカットを埋めるこ
となく単にアンダーカットの側壁に沿って付着するのみ
である。すなわと、アンダーカット領域の側壁に単に付
着するのみであることにより、基板に歪みが導入される
ことが回避される。この時点で、アンダーカットの側壁
に付着した第３の層以外のすべての第３の層を例えば反
応性イオンエツチングにより除去する等のさまざまな処
理工程を実行することができる。

この薄い窒化シリコンの厚さの下限は、ピンホールのな
い膜を形成するために必要な厚さである５０〜１００オ
ングストロームによって決定される。一方、薄い窒化シ
リコン層の厚さの上限は、アンダーカットを充填しない
という要請と、歪みをもたらす欠陥が生じ且つ電気的特
性の劣下が起こるような厚さによって決定される。尚、
イオン注入によって浅いエミッタを形成する場合に使用
される実施例においては、上記の薄い共形付着される層
は、例えば、厚さが２２５オングストロームであり、以
下エミッタ・スクリーン酸化層と呼ばれる薄いシリコン
酸化膜上に直接付着してもよい。

サブミクロン幅の抵抗と深い誘電分離壁を形成するため
に、アンダーカットを埋めることなくアンダーカットの
端面に沿って付着する薄い共形（ｃｏｎｆｏｒｎ＋ａｌ
）層を使用するように思われる方法の例は、Ｃ，Ｇ、ジ
ャンボツカによるＩＢＭ　　ＴＤＢＶｏｗ、、　２５、
Ｎａ、９．１９８３年２月、ｐｐ、４７６８〜４７７２
の“サブミクロン幅の像を実現するための方法（Ｍｅｔ
ｈｏｄ　ｔｏ　Ｒｅａｌｉｚｅ　Ｓｕｂｍｉｃｒｏｎ−
Ｗｉｄｅ　Ｉｍａｇｅｓ）”と題する論文に開示されて
いる。

この論文に述べられているように、２酸化シリコンと窒
化シリコンの層により覆われたシリコン・ウェハを有す
る構造が湿式エツチングされて、２酸化シリコンに、０
．２〜０．１ミクロン程度の横方向の深さのアンダーカ
ットが形成される。次に、ＣＶＤによって、窒化シリコ
ンの共形層が形成される。この層は、明らかにアンダー
カット領域を被覆するが、アンダーカット領域を埋めな
い。

−Ｒニー 次に、直接反応性イオン・エツチングを行うことにより
、アンダーカットの内壁領域を除く領域の共形窒化シリ
コン層が除去される。次に、熱的な２酸化シリコン層が
露出された基板平面上に成長された後、すべての窒化物
（すなわちアンダーカット領域も）エツチングにより除
去される。このように、この方法は、発明に係る処理以
外の異なる目的にも共形的な層を使用することができる
が、その層は処理の最終製造段階では完全に除去される
。

Ｅ、実施例 便宜上、以下の実施例は、トランジスタ及びショットキ
ー・ダイオードの製造に関して説明される。明らかに、
集積回路においては、そのような多くのトランジスタ及
びダイオードのみならず他の回路素子も形成され、その
ような回路素子は、特定の回路デザインに関して要望さ
れるように分離領域中に配置される。

第１図は、例えば集積回路中に配置されたトランジスタ
のエミッタ・ベース接合の製造の一段階においで形成さ
れた構造の断面図である。この図において層１はシリコ
ンである。層２は２酸化シリコンであり、この実施例で
は約１０００オングストロームの厚さをもつ。層３は窒
化シリコンであり、これらの層が順次シリコン基板１上
に付着されている。層３には、例えば反応性イオン・エ
ツチングによって開孔が形成される。また、基板１にエ
ミッタ領域のイオン注入を行うために、例えば７：１ま
たは４０：１に薄められたフッ化水素酸で湿式エツチン
グすることにより、層２に開孔が形成される。湿式エツ
チングの結果、層２が横方向にエツチングされ、これに
より窒化シリコン３が基板１上に突出する。

次に、イオン注入工程の準備をするために、スクリーン
酸化膜である層５が基板１中の開孔上に成長され、この
層５は、窒化シリコン層３によって画成される。尚、層
５の厚さは、この実施例では約２２５オングストローム
である。

この時点までの処理は、従来から知られており、これ以
上の説明は必要ないだろう。

第２図は、前述したアンダーカット形状髪示すものであ
る。第１図の構造から第２図の構造を得るためには、（
１）エミッタ領域を形成するための、適当なイオンの注
入、（２）エミッタ・ベース接合８をもつ基板１中のエ
ミッタ領域６を形成するための熱的再拡散、及び（３）
スクリーン酸化層５を除去し基板１を露出するための、
例えば薄めたフッ化水素酸による湿式エツチングという
工程が順次実行される。こうして形成された第２図の構
造は、１０００〜２０００オングストロームという相当
のアンダーカットを呈する。このアンダーカットは、前
にも述べたように、金属導電層形成後のエミッタ・ベー
ス漏洩の増大を招き、電流増幅率の低下につながる。

本発明によれば、第１図の構造から、第２図の構造を形
成するのではなく、第３図の構造を形成するために、次
の工程が順次実行される。

（１）エミッタ領域６を形成するためのイオン注入。

（２）基板１中に、エミッタ・ベース接合８を形成する
ための熱的再拡散。

（３）例えば低圧ＣＶＤにより共形窒化シリコン層７を
付着すること。

第３図に示されているように、層７は、アンダーカット
領域を埋めることなく単にその壁面に沿って付着される
ように十分に薄い。すなわち、単にアンダーカット領域
に沿って付着されるだけで、アンダーカット艙そのまま
残しておくことにより、基板に歪みが導入されることが
防止される。

この薄い窒化シリコン層の厚さの下限は、ピン・ホール
のない膜を形成するために必要な厚さ、すなわち５０〜
１００オングストロームによって決定される。一方、そ
の薄い窒化シリコン層の厚さの上限は、アンダーカット
が埋まらないという要請と、歪みをもたらす欠陥が生じ
且つ電気的特性の劣化が発生するような厚さによって決
定される。

実際」二、基板に加えられる歪みは、層５の厚さと層７
の厚さに依存する。この実施例では、層２が約１−ＯＯ
Ｏオングストローム、層５が約２２５オングストローム
であって、層７の厚さの上限は３００〜４００オングス
トロームの範囲にある。本願の発明者らは、本発明の方
法に基づき半導体集積回路を製造した結果、約２００オ
ングストローム厚の窒化シリコン層７が、パシベーショ
ン及びトランジスタ電流増幅率に最良の結果を与えるよ
うであると判断した。

第３図の構造から第４図の構造を形成するために、次の
工程が順次実行される。

（４）窒化シリコン層３及び７により画成されたエミッ
タ領域６中で、例えば反応性イオン・エツチングにより
層７を除去することにより孔を形成すること。

（５）基板１のエミッタ領域６を露出するために、例え
ば薄められたフッ化水素酸を用いた湿式エツチングによ
りスクリーン酸化膜５を除去すること（スクリーン酸化
膜５のエツチングを行うには、反応性イオン・エツチン
グよりも湿式エツチングの方が好ましいと発明者らは考
える。というのは、反応性イオン・エツチングは基板１
の霞出面を損傷するおそれがあるからである）。

エミッタ形成を完成するために、例えは白金を蒸着し、
焼結し、エツチングすることにより、基板１」―にエミ
ッタ接点が形成される。

尚、本発明の方法が、窒化物により画成されるショット
キー・ダイオード及びその他のデバイスの製造に適用さ
れ得ることは、この分野の当業者に明らかであろう。例
えば、窒化物により画成されたショットキー・ダイオー
ドは、次の工程により、集積回路中に形成することがで
きる。

（］）基板上に２酸化シリコン層を形成する。

（２）上記２酸化シリコン層上に窒化シリコン層を形成
する。

（３）例えば、反応性イオン・エツチングによって窒化
シリコン層に開孔を設ける。

（４）例えば湿式エツチングによって基板を露出し、第
２図符号】０で示すようなアンダーカットを形成する。

（５）例えば、低圧ＣＶＤにより、窒化シリコンの薄い
共形層をアンダーカットの側壁には沿うがアンダーカッ
トを埋めないように付着し、第３図に類似する構造を形
成する。

（６）窒化シリコン層で画成された基板の領域を露出さ
せるために、例えば、反応性イオン・エツチングによっ
て共形窒化シリコン層に孔をあける。

（７）基板の露出部分に、ショットキー接点を付着する
。

Ｆ０発明の効果 以−１−のように、本発明によれば、アンダーカット側
壁に付着する薄い共形（ｃｏｎｆｏｒｍａ　ｌ　）層に
より、アンダーカットによる悪い影Ｗ（例えば、接点形
成時の無接触空白領域の発生）が低減されるとともに、
共形層はアンダーカットを埋めない程度に十分簿いので
、基板に対する歪みの影響が十分小さいという効果が得
られる。

【図面の簡単な説明】

第１図は、ベース・エミッタ接合を形成するために、２
酸化シリコン、窒化シリコンの複合層に開孔を形成した
後、スクリーン酸化膜を形成した図、 第２図は、第１図の構造において、イオン注入後共形層
を付着することなくスクリーン酸化膜を除去した図、 第３図は、第１図の構造において、イオン注入後共形層
を付着した図、 第４図は、第３図の構造において、窒化シリコン層で画
成された基板領域を露出するためにエツチングを行なっ
た図である。 １・・・・基板、２・・・・２酸化シリコン層（第１の
層）、３・・・・窒化シリコン層（第２の層）、７・・
・・共形層。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 支店〜ｌ）１４寸し１ソテしり。 第４図

Claims (3)

【特許請求の範囲】
1. （１）（ａ）基板上に第１の層を付着し、 （ｂ）上記第１の層上に第２の層を付着し、（ｃ）上記
   第２の層の端縁が上記第１の層の端縁から横方向に突出
   するように上記第１及び第２の層に開孔を形成して上記
   基板の一部を露出させ、（ｄ）上記第２の層の突出部及
   びそれに続く上記第１の層の端縁上に付着するように、
   上記第２の層及び上記基板上にパシベーシヨン物質から
   なる共形層を付着し、 （ｅ）上記基板の一部を再度露出させるように上記共形
   層に開孔を形成し、 （ｆ）上記基板の再度露出された領域に金属接点を形成
   する工程を含む、 　半導体デバイスの形成方法。
2. （２）上記第１の層が２酸化シリコンであり、上記第２
   の層が窒化シリコンであり、上記共形層が窒化シリコン
   である特許請求の範囲第（１）項記載の方法。
3. （３）上記共形層の厚さの下限が５０オングストローム
   であり、その上限が上記共形層によつて上記第２の層の
   突出部と上記基板との間が埋められない程度の厚さであ
   る特許請求の範囲第（２）項記載の方法。