JPH0720097B2 - F/sビット同期確立方式 - Google Patents

F/sビット同期確立方式

Info

Publication number
JPH0720097B2
JPH0720097B2 JP32905388A JP32905388A JPH0720097B2 JP H0720097 B2 JPH0720097 B2 JP H0720097B2 JP 32905388 A JP32905388 A JP 32905388A JP 32905388 A JP32905388 A JP 32905388A JP H0720097 B2 JPH0720097 B2 JP H0720097B2
Authority
JP
Japan
Prior art keywords
bit
signal
time division
multiplexed
division multiplexed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32905388A
Other languages
English (en)
Other versions
JPH02177634A (ja
Inventor
佳宏 内田
泰弘 麻生
哲 加久間
直行 井澤
裕蔵 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32905388A priority Critical patent/JPH0720097B2/ja
Publication of JPH02177634A publication Critical patent/JPH02177634A/ja
Publication of JPH0720097B2 publication Critical patent/JPH0720097B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 複数のディジタル回線を介して伝送されてくる時分割多
重化信号を集線多重して新たな時分割多重化信号として
伝送する信号伝送方式に係り、更に詳しくは各時分割多
重化信号上のF/Sビットを新たな時分割多重化信号に多
重化する場合のF/Sビットの同期確立方式に関し、 終端装置等におけるF/Sビットの同期確立を各多重化信
号毎に行う必要がなく、同期確立に対する負担を軽減さ
せることができるF/Sビット同期確立方式を実現するこ
とを目的とし、 各第1の時分割多重化信号に所定の時分割単位毎に挿入
され所定の複数ビットで1つの情報単位を構成するF/S
ビットを抽出する前記各第1の時分割多重化信号毎に設
けられるF/Sビット抽出手段と、該抽出されたF/Sビット
を一時記憶し書き込みと読み出しを独立に制御可能な前
記各第1の時分割多重化信号毎に設けられるバッファ手
段と、該各バッファ手段に記憶されているF/Sビットに
つき前記情報単位で同期させて読み出し、第2の時分割
多重化信号に多重化するF/Sビット多重化手段とを有す
るように構成する。
〔産業上の利用分野〕
本発明は、複数のディジタル回線を介して伝送されてく
る時分割多重化信号を集線多重して新たな時分割多重化
信号として伝送する信号伝送方式に係り、更に詳しくは
各時分割多重化信号上のF/Sビットを新たな時分割多重
化信号に多重化する場合のF/Sビットの同期確立方式に
関する。
〔従来の技術〕
PCM信号の伝送・交換を行うディジタル交換システムに
おいては、通常、複数の低速度のPCM多重化信号を、中
・高速度のPCM多重化信号に集線多重して、交換接続を
行い、他局又は終端装置等に伝送する。
第5図に上記動作を行うディジタル交換システムの全体
構成を示す。他局A〜Eより各々PCM24方式で伝送され
てくる伝送速度が1.5M(メガ)bit/s多重化信号1−1
〜1−5は、ディジタルターミナル(以下、DTと呼ぶ)
2−1〜2−5で受信され、ディジタルターミナルコモ
ン(以下、DTCと呼ぶ)3の制御下で8Mbit/s多重化信号
6に集線多重され、交換機であるディジタルスイッチン
グモジュール(以下、DSMと呼ぶ)4に伝送される。そ
してDSM4で交換接続された8Mbit/s多重化信号6は、例
えばそのまま終端装置5で受信される。
第6図に、第5図の1.5M bit/s多重化信号1−1〜1−
5のフォーマットを示す。これらの信号は、各々PCM24
方式に従い、1チャネルは同図に示すようにビット1〜
ビット8の8ビットで1サンプルの音声データ8を格納
し、これを同図に示すようにチャネル0〜チャネル23の
24チャネル分時分割多重している。更に、その先頭にフ
レーム同期及びマルチフレーム同期用(後述する)の1
ビットのF/Sビット7を付加したものをフレームと呼ん
でいる。ここで、1フレームの時間幅は125μ(マイク
ロ)secである。すなわち、各チャネルの音声データ8
は、125μsec毎に伝送され、標本化周波数が8kHzの8ビ
ットの音声データをリアルタイムで24人分伝送可能であ
る。この結果、1秒あたりの伝送速度は1.5M bit/s(厳
密には、1.544M bit/s)となる。
次に、第7図に、第5図のDTC3から出力される8M bit/s
多重化信号6のフォーマットを示す。今、第5図の1.5M
bit/s多重化信号1−1〜1−5は、各々が第6図に示
すように1フレーム24チャネルの音声チャネルを有する
ため、5本では120チャネルとなる。これらの音声チャ
ネルは、8M bit/s多重化信号6では第7図9に示すよう
に、1フレームのタイムスロット(以下、TSと呼ぶ)4
〜TS63及びTS68〜TS127の120チャネルに時分割多重され
る。当然各チャネルは、第6図8に対応して8ビット構
成である。
次に、1.5M bit/s多重化信号1−1〜1−5の各F/Sビ
ット7(第6図参照)は、各チャネル共通で1フレーム
あたり1ビット、5本では5ビットある。これらの各1.
5M bit/s多重化信号1−1〜1−5に対応するF/Sビッ
トを7−1〜7−5とすると、8M bit/s多重化信号6で
は第7図に示すように、TS0〜TS3の4つの制御チャネル
21のうち、TS3のビット2〜ビット6の5ビットに格納
される。なお、制御チャネル10のTS0〜TS2には、第5図
のDTC3において障害情報等の制御情報が格納される。
また、8M bit/s多重化信号6において、第7図のTS64〜
TS67のシグナリングチャネル11には、第5図の1.5M bit
/s多重化信号1−1〜1−5に多重化されている発呼制
御用のシグナリングビット(第6図では特に図示してい
ない)が格納される。
上記第7図の8M bit/s多重化信号6の1フレームの時間
幅は125μsecである。すなわち、各チャネルの音声デー
タ8は、125μsec毎に伝送され、標本化周波数が8kHzの
8ビットの音声データをリアルタイムで120人分、すな
わち1.5M bit/s多重化信号を、1−1〜1−5(第5
図)の5本分伝送可能である。そして、第7図の音声チ
ャネル9、制御チャネル10及びシグナリングチャネル11
を合わせて128チャネルを伝送可能で、この結果、1秒
あたりの伝送速度は8M bit/s(厳密には、8.192M bit/
s)となる。
ここで、1.5M bit/s多重化信号の各フレームの先頭に付
加されるF/Sビット7(第6図)において、第8図に示
すようにフレーム番号が奇数のフレームのF/Sビット7
(Fビット)は、例えば「101010」に示すようなフレー
ム同期用のビットパターンを有する。従って、第5図の
各DT2−1〜2−5は、各1.5M bit/s多重化信号1−1
〜1−5から上記パターンを抽出することにより、フレ
ームの区切りのタイミングを検出しフレーム同期を確立
している。一方、フレーム番号が偶数のフレームのF/S
ビット7(Sビット)は、所定の複数フレーム毎(以
下、これをマルチフレームと呼ぶ)、例えば12フレーム
毎に、例えば「001011」に示すような各マルチフレーム
識別用のビットパターンを有する。ここで、第7図に示
したシグナリングチャネル11に格納される各1.5M bit/s
多重化信号1−1〜1−5のシウナリングビットは、特
には図示していないが、各マルチフレーム単位で1つの
発呼情報等を構成する。そのため、第5図の各装置は、
前記フレーム同期が確立された後、各フレーム毎のSビ
ットのパターンを検出してマルチフレームの区切りのタ
イミングを検出し、これによりマルチフレーム同期を確
立して前記発呼情報等を検出している。
そして、第5図の終端装置5等も、8M bit/s多重化信号
6に多重化されている各1.5M bit/s多重化信号1−1〜
1−5の各前記発呼情報等を必要とする場合があるた
め、各多重化信号のマルチフレーム同期を確立する必要
がある。この場合において、第7図の8M bit/s多重化信
号6のTS3に多重化されている各1.5M bit/s多重化信号
1−1〜1−5のF/Sビット7−1〜7−5をフレーム
方向に見ると、例えば第9図のようになる。同図におい
て、1重線で区切られた部分がフレームの区切りで、2
重線で区切られた部分がマルチフレームの区切りであ
る。
〔発明が解決しようとする課題〕
第9図において、各F/Sビット7−1〜7−5毎のマル
チフレームの区切り位置は、各々異なっている。これ
は、第5図の1.5M bit/s多重化信号1−1〜1−5が、
各々別々の他局A〜Eで処理され、互いに同期していな
いためである。
従って、第5図の終端装置5が各1.5M bit/s多重化信号
1−1〜1−5のマルチフレーム同期を確立するために
は、第7図の8M bit/s多重化信号6のTS3に第7図及び
第9図のように多重化されている各F/Sビット7−1〜
7−5の各々につき、個別にマルチフレーム同期をとる
必要があり、このため終端装置5における同期確立のた
めの回路規模を大きくしてしまい、処理時間及びコスト
の増大を招くという問題点を有している。
本発明は、終端装置等におけるF/Sビットの同期確立を
各多重化信号毎に行う必要がなく、同期確立に対する負
担を軽減させることができるF/Sビット同期確立方式を
実現することを目的とする。
〔課題を解決するための手段〕
第1図は、本発明のブロック図である。本発明は、複数
の第1の時分割多重化信号12−1〜12−Nを集線多重し
て第2の時分割多重化信号13として伝送する信号伝送方
式を前提とする。ここで、第1の時分割多重化信号12
は、例えばPCM方式による24チャネルの音声チャネルを
時分割多重化した1.5M bit/s多重化信号であり、第2の
時分割多重化信号13は、例えばN=5として、5本分の
第1の時分割多重化信号12−1〜12−5を集線多重して
120チャネルの音声チャネルを格納する8M bit/s多重化
信号である。
第1図で、前記各第1の時分割多重化信号12−1〜12−
N毎に設けられるF/Sビット抽出手段15−1〜15−N
は、前記各第1の時分割多重化信号12−1〜12−Nに所
定の時分割単位例えば1フレーム(24チャネル)毎に挿
入され、所定の複数ビットすなわち例えば複数フレーム
(マルチフレーム)で1つの情報単位を構成するF/Sビ
ット14−1〜14−Nを抽出する。同手段は、例えば各第
1の時分割多重化信号12−1〜12−Nよりクロックを抽
出する手段と、各F/Sビット14−1〜14−Nの同期パタ
ーンを検出して同期を確立する手段と、それに基づいて
各F/Sビット14−1〜14−Nを抽出する手段である。
次に、前記各第1の時分割多重化信号12−1〜12−N毎
に設けられるバッファ手段16−1〜16−Nは、各F/Sビ
ット抽出手段15−1〜15−Nで抽出されたF/Sビット14
−1〜14−Nを一時記憶する。この場合、書き込みと読
み出しを独立に制御可能である。同手段は、例えばエラ
スティックストアメモリである。
更に、F/Sビット多重化手段17は、上記各バッファ手段1
6−1〜16−Nに記憶されているF/Sビット14−1〜14−
Nにつき前記情報単位で同期させて読み出し、第2の時
分割多重化信号13に多重化する。同手段は、例えば前記
マルチフレームの区切りを同期させて、各バッファ手段
16−1〜16−Nより各F/Sビット14−1〜14−Nを読み
出し、第2の時分割多重化信号13の所定のタイムスロッ
トに多重化する手段である。
また、上記手段に加えて、F/Sビット多重化手段17によ
り各F/Sビット14−1〜14−Nが第2の時分割多重化信
号13に多重化される場合、前記情報単位毎に各F/Sビッ
ト14−1〜14−Nで共通の区切り情報19を付加する。同
手段は、例えば第2の時分割多重化信号13上の前記各F/
Sビット14−1〜14−Nが多重化されるタイムスロット
の空ビットに、前記マルチフレームの先頭フレーム毎に
論理「1」のビットを立てる手段である。
なお、第1図において、各第1の時分割多重化信号12−
1〜12−Nの音声チャネル部分は、例えば特に図示しな
いバッファ手段等により相互に位相同期がとられて第2
の時分割多重化信号13として多重化される。
〔作用〕
第1図において、各第1の時分割多重化信号12−1〜12
−Nは、各々異なる交換局から伝送されてくる場合が多
いため、F/Sビット14−1〜14−Nは、互いに所定の複
数ビットの情報単位(例えばマルチフレーム単位)では
同期していない。
これらのF/Sビット14−1〜14−Nは、各F/Sビット抽出
手段15−1〜15−Nを介して、各々バッファ手段16−1
〜16−Nに一時記憶される。
そして、F/Sビット多重化手段17が、各バッファ手段16
−1〜16−Nに一時記憶された各F/Sビット14−1〜14
−Nについて、前記情報単位(マルチフレーム単位)の
区切りを互いに一致させて読み出し、第2の時分割多重
化信号13に多重化する。
これにより、第2の時分割多重化信号13を受信する特に
は図示しない終端装置等が、各第1の時分割多重化信号
12−1〜12−Nの同期確立を行う場合、何れか1つの第
1の時分割多重化信号に関するF/Sビットのみについて
同期を確立すれば、全ての第1の時分割多重化信号12−
1〜12−Nについて同期を確立することができる。
特に、上記各F/Sビット14−1〜14−Nを第2の時分割
多重化信号13に多重化する場合に、区切り情報付加手段
18が前記情報単位の区切り毎に区切り情報19を付加する
ことにより、前記終端装置等はこの区切り情報19を監視
するだけで全ての第1の時分割多重化信号12−1〜12−
Nについて同期を確立することができ、F/Sビット14−
1〜14−Nの何れに対しても同期確立動作を行う必要が
なくなる。これにより、F/Sビット14−1〜14−Nに
は、同期確立のためのパターン以外に任意の情報(局間
制御情報等)を載せることが可能となる。
〔実施例〕
以下、図面を参照しながら本発明の実施例を説明する。
まず、ディジタル交換システムの全体構成は、既に説明
をした第5図と同様である。
次に、第2図は、第5図のDT2−1〜2−5及びDTC3の
部分に関する本発明の実施例の構成を示した図である。
第5図の他局A〜Eからの各1.5M bit/s多重化信号1−
1〜1−5は、各々DT2−1〜2−5に入力する。DT2−
1〜2−5は全て同じ構成を有するため、2−1につい
てのみ説明を行う。
まず、クロック抽出部20は、1.5M bit/s多重化信号1−
1からクロック信号を抽出する。
同期確立部21は、1.5M bit/s多重化信号1−1につい
て、フレーム単位及びマルチフレーム単位の同期を確立
する。
音声信号抽出部22は、クロック抽出部20で抽出されたク
ロック信号に基づいて、1.5M bit/s多重化信号1−1か
ら音声チャンネル部分のみを抽出する。
エラスティックストア(以下、ES−Aと呼ぶ)23は、ク
ロック抽出部20からのクロック信号に基づいてES−A書
込信号発生部24から発生される書込信号に従って、音声
信号抽出部22から抽出された1.5M bit/s多重化信号1−
1の音声チャネル部分をバッファリングする。そして、
この記憶内容は、DTC3内の読出タイミング信号発生部30
からの読出タイミング信号に基づいてES−A読出信号発
生部25から発生される読出信号に従って読み出され、他
のDT2−2〜2−5の出力と多重化されDTC3内の多重化
回路33に入力する。なお、ES−A23に対する書込動作及
び読出動作は独立して行うことができる。
F/Sビット抽出部26は、前記クロック抽出部20からのク
ロック信号及び前記同期確立部21からのフレーム同期信
号に基づいてF/Sビット7−1を抽出する。
エラスティックストア(以下、ES−Bと呼ぶ)27は、ク
ロック抽出部20からのクロック信号に基づいてES−B書
込信号発生部28から発生される書込信号に従って、F/S
ビット抽出部26から抽出された1.5M bit/s多重化信号1
−1のF/Sビット7−1をバッファリングする。そし
て、この記憶内容は、DTC3内の読出タイミング信号発生
部30からの読出タイミング信号に基づいてES−B読出信
号発生部29から発生される読出信号に従って読み出さ
れ、他のDT2−2〜2−5の出力と多重化されてDTC3内
のF/Sビット付加部31に入力する。なお、ES−B27に対す
る書込動作及び読出動作は、前記ES−A23の場合と同様
に独立して行える。
次に、DTC3の構成を説明する。
読出タイミング信号発生部30は、前記したように各DT2
−1〜2−5内のES−A読出信号発生部25及びES−B読
出信号発生部29に読出タイミング信号を供給する。
F/Sビット付加部31は、各DT2−1〜2−5内の各ES−B2
7から出力された各F/Sビット7−1〜7−5を、後述す
るように多重化回路33を介して8M bit/s多重化信号6に
多重化する。また、先頭ビット付加部32は、F/Sビット
付加部31からマルチフレームの区切りであることを示す
情報が入力されたときに、後述するように多重化回路33
を介して8M bit/s多重化信号6に先頭ビット34を多重化
する。
上記のようにして、多重化回路33で多重化されて得られ
た8M bit/s多重化信号6は、第5図のDSM4に出力され
る。
上記構成の実施例の動作を以下に説明する。
まず、各1.5M bit/s多重化信号1−1〜1−5のフォー
マットは、既に説明した第6図と同様であり、第6図の
8ビットの音声データ8を同図に示すように24チャネル
分時分割多重化し、その先頭に1ビットのF/Sビット7
を付加して1フレームとする。
次に、第3図に、第2図のDTC3の出力の8M bit/s多重化
信号6の本実施例によるフォーマットを示す。このフォ
ーマットは、第7図の従来例の場合と大略同様であり、
第3図に示すように1フレームは、120チャネルの音声
チャネル9と、4チャネルの制御チャネル10及び4チャ
ネルのシグナリングチャネル11の128チャネルからな
る。但し、制御チャネル10のTS3のビット7に、先頭ビ
ット34が挿入される点が異なる。これについては後述す
る。
今、1.5M bit/s多重化信号1−1の24チャネルの音声チ
ャネルは、音声信号抽出部22で抽出された後、ES−A23
を介して、他のDT2−2〜2−5からの音声チャネルと
合わせて第3図に示す120チャネルの音声チャネル9と
して多重化される。この場合、各1.5M bit/s多重化信号
1−1〜1−5は、各々別々の他局A〜Eから伝送され
てくるため、各DT2−1〜2−5内のクロック抽出部20
から抽出されるクロックも互いに同期していない。そこ
で、各1.5M bit/s多重化信号1−1〜1−5の音声チャ
ネルは、一旦、DT2−1〜2−5内の各ES−A23に保持さ
れ、その後、DTC3内の読出タイミング信号発生部30が各
DT2−1〜2−5内のES−A読出信号発生部25を同期し
て動作させて各ES−A23の読出動作を行わせることによ
り、各音声チャネルの位相を同期させて多重化する。こ
れにより、各回線間の位相のずれを吸収することができ
る。なお、上記読み出し動作において、DTC3内の読出タ
イミング信号発生部30が、例えば第5図のDSMからDTC3
に下ってくる特には図示しない8M bit/s多重化信号から
抽出したクロックを基準に動作するようにすれば、第5
図のDSM4との間の同期が保証される。
次に、本発明に直接関係するF/Sビット7−1〜7−5
の多重化方式について説明する。
まず、第2図において、DT2−1内のF/Sビット抽出部26
では、クロック抽出部20からのクロック信号及び同期確
立部21からのフレーム同期信号に基づいて、1.5M bit/s
多重化信号1−1から、第6図の各フレームの先頭のF/
Sビット7−1が抽出される。
この場合、第8図で説明したように、フレーム番号が奇
数のフレームのF/Sビット7−1(Fビット)は、例え
ば「101010」に示すようなフレーム同期用のビットパタ
ーンを有し、フレーム番号が偶数のフレームのF/Sビッ
ト7−1(Sビット)は、マルチフレーム単位で、例え
ば「001011」に示すような各マルチフレーム識別用のビ
ットパターンを有する。
このF/Sビット7−1は、ES−B27に保持されるが、この
場合、ES−B書込信号発生部28が、同期確立部21からの
マルチフレーム同期信号に基づいて、マルチフレームの
先頭フレームのF/Sビット7−1から連続するF/Sビット
7−1がES−B27の特定のアドレスから順に記憶されて
いくように、書込信号を発生する。
以上のF/Sビット保持動作は、各DT2−1〜2−5毎に行
われる。
これに対して、DTC3内の読出タイミング信号発生部30
は、各DT2−1〜2−5内のES−B読出信号発生部29を
同期して動作させ、各ES−B27の前記特定アドレスから
各F/Sビット7−1〜7−5を互いに同期して読み出さ
せる。すなわち、各ES−B27から読み出される各F/Sビッ
ト7−1〜7−5において、各マルチフレームの区切り
は、完全に同期する。なお、この読み出し動作におい
て、前記ES−A23に対する動作の場合と同様、DTC3内の
読出タイミング信号発生部30が例えば第5図のDSM4から
DTC3に下ってくる特に図示しない8M bit/s多重化信号か
ら抽出したクロックを基準に動作するようにすれば、第
5図のDSM4との間の同期が保証される。
以上のようにして読み出された各F/Sビット7−1〜7
−5は、DTC3内のF/Sビット付加部31に入力する。そし
て、同付加部31は、多重化回路33を介して各F/Sビット
7−1〜7−5を、第3図に示す8M bit/s多重化信号6
の制御チャネル10内のTS3のビット2〜ビット6に多重
化する。
以上の動作に基づくTS3の内容をフレーム方向に見る
と、例えば第4図のようになる。同図において、1重線
で区切られた部分がフレームの区切りで、2重線で区切
られた部分がマルチフレームの区切りである。同図から
わかるように、各F/Sビット7−1〜7−5毎に、マル
チフレームの区切りは完全に同期していることがわか
る。
上記動作と共に、第2図のDTC3内のF/Sビット付加部31
は、マルチフレームの先頭フレームの各F/Sビット7−
1〜7−5を読み込む毎に先頭ビット付加部32にその旨
を通知し、これにより先頭ビット付加部32が多重化回路
33を介して、マルチフレームの先頭フレーム毎に、第3
図の8M bit/s多重化信号6において、制御チャネル10内
のTS3のビット7に先頭ビット34を付加する。その様子
を第4図に示す。
上記のようにして多重化された8M bit/s多重化信号6
は、第5図のDSM4を介して終端装置5に伝送される。そ
して、終端装置5では、8M bit/s多重化信号6に多重化
されている各1.5M bit/s多重化信号1−1〜1−5の同
期を確立する場合、第3図の制御チャネル10のTS3のビ
ット7に付加されてくる先頭ビット34を監視するだけ
で、各1.5M bit/s多重化信号1−1〜1−5間で同時に
マルチフレームの同期を確立することができる。
従って、各1.5M bit/s多重化信号1−1〜1−5のF/S
ビット7−1〜7−5が同期確立用の信号として用いら
れるのは、第5図のDT2−1〜2−5までで、DTCからDS
M4及び終端装置5にかけては、8M bit/s多重化信号6に
多重化されている各F/Sビット7−1〜7−5は、同期
確立用としては必要なくなることになる。一方、各DT2
−1〜2−5においても、F/Sビット7−1〜7−2
は、各マルチフレーム毎に同期確立用のパターンが必要
なわけではなく、数マルチフレームおきに同期確立用の
パターンが含まれていればよい。従って、F/Sビット7
−1〜7−5において、第4図のSビットの「*」で示
す位置に、例えば交換局間の制御情報等を載せることが
できる。このため、8M bit/s多重化信号6に各F/Sビッ
ト7−1〜7−5を多重化することにより、第5図のDS
M4又は終端装置5に対して上記制御情報を伝達するとい
う機能を持たせることができる。
〔発明の効果〕
本発明によれば、第2の時分割多重化信号を受信する特
には図示しない終端装置等が、各第1の時分割多重化信
号の同期確立を行う場合、何れか1つの第1の時分割多
重化信号に関するF/Sビットのみについて同期を確立す
れば、全ての第1の時分割多重化信号について同期を確
立することができる。
特に、上記各F/Sビットを第2の時分割多重化信号に多
重化する場合に、区切り情報を付加することにより、終
端装置等はこの区切り情報を監視するだけで全ての第1
の時分割多重化信号について同期を確立することがで
き、F/Sビットの何れに対しても同期確立動作を行う必
要がなくなる。
これにより、終端装置等における同期確立のための回路
規模を小さくすることができ、処理速度の向上及びコス
トの低減を実現することが可能となる。
また、F/Sビットに同期確立用のパターンを載せる必要
がなくなる結果、それらに任意の情報(局間制御情報
等)を載せることが可能となる。
【図面の簡単な説明】
第1図は、本発明のブロック図、 第2図は、本発明によるDTとDTCの実施例の構成図、 第3図は、本発明の実施例における8M bit/s多重化信号
フォーマットを示した図、 第4図は、本発明の実施例における8M bit/s多重化信号
のTS3の内容を示した図、 第5図は、ディジタル交換システムの構成図、 第6図は、1.5M bit/s多重化信号フォーマットを示した
図、 第7図は、従来例における8M bit/s多重化信号フォーマ
ットを示した図、 第8図は、F/Sビットの説明図、 第9図は、従来例における8M bit/s多重化信号のTS3の
内容を示した図である。 12−1〜12−N……第1の時分割多重化信号、 13……第2の時分割多重化信号、 14−1〜14−N……F/Sビット、 15−1〜15−N……F/Sビット抽出手段、 16−1〜16−N……バッファ手段、 17……F/Sビット多重化手段、 18……区切り情報付加手段、 19……区切り情報.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 井澤 直行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 奥山 裕蔵 神奈川県横浜市港北区新横浜3丁目9番18 号 富士通第一通信ソフトウェア株式会社 内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数の第1の時分割多重化信号(12)を集
    線多重して第2の時分割多重化信号(13)として伝送す
    る信号伝送方式において、 前記各第1の時分割多重化信号(12)に所定の時分割単
    位毎に挿入され所定の複数ビットで1つの情報単位を構
    成するF/Sビット(14)を抽出する前記各第1の時分割
    多重化信号(12)毎に設けられるF/Sビット抽出手段(1
    5)と、 該抽出されたF/Sビット(14)を一時記憶し書き込みと
    読み出しを独立に制御可能な前記各第1の時分割多重化
    信号(12)毎に設けられるバッファ手段(16)と、 該各バッファ手段(16)に記憶されているF/Sビット(1
    4)につき前記情報単位で同期させて読み出し、前記第
    2の時分割多重化信号(13)に多重化するF/Sビット多
    重化手段(17)とを有することを特徴とするF/Sビット
    同期確立方式。
  2. 【請求項2】前記F/Sビット多重化手段(17)により前
    記各F/Sビット(14)が前記第2の時分割多重化信号(1
    3)に多重化される場合、前記情報単位毎に前記各F/Sビ
    ット(14)共通の区切り情報(19)を付加する区切り情
    報付加手段(18)を有することを特徴とする請求項1記
    載のF/Sビット同期確立方式。
JP32905388A 1988-12-28 1988-12-28 F/sビット同期確立方式 Expired - Fee Related JPH0720097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32905388A JPH0720097B2 (ja) 1988-12-28 1988-12-28 F/sビット同期確立方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32905388A JPH0720097B2 (ja) 1988-12-28 1988-12-28 F/sビット同期確立方式

Publications (2)

Publication Number Publication Date
JPH02177634A JPH02177634A (ja) 1990-07-10
JPH0720097B2 true JPH0720097B2 (ja) 1995-03-06

Family

ID=18217087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32905388A Expired - Fee Related JPH0720097B2 (ja) 1988-12-28 1988-12-28 F/sビット同期確立方式

Country Status (1)

Country Link
JP (1) JPH0720097B2 (ja)

Also Published As

Publication number Publication date
JPH02177634A (ja) 1990-07-10

Similar Documents

Publication Publication Date Title
JPH077935B2 (ja) 時分割多重分離装置
JP3131863B2 (ja) データ速度変換装置
JPH1188332A (ja) 同期ディジタルインタフェースへのセル多重装置及び方法
JPH0720097B2 (ja) F/sビット同期確立方式
US4769809A (en) Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network
JPH0834461B2 (ja) フレ−ムアライナ回路
JP3102976B2 (ja) タイムスロット信号位相アライナー装置
JPH088556B2 (ja) 時分割多重化装置
JP2871904B2 (ja) オクテット多重化装置
JP2581266B2 (ja) 多重化装置
JP2928378B2 (ja) デジタル交換方式における呼接続情報伝達方法およびデジタル交換装置
JP3036856B2 (ja) 回線アダプタ装置
JP2727709B2 (ja) Pcmチャネルタンデム接続方式
JPS6238047A (ja) 多重化方式
JP2001119362A (ja) コントロールタイムスロット中継回路
JPH0813021B2 (ja) 時分割多重伝送システム
JP2697232B2 (ja) 時分割多重化装置
JPH03283730A (ja) Adpcmチャネルタンデム接続方式
JPH0714155B2 (ja) Pcm端局装置
JPH01160138A (ja) 交換機内メッセージチャネル伝送方式
JP2001156736A (ja) ビットスチール伝送方式
JPH02170736A (ja) 全対地用マルチフレーム位相同期回路
JPH0477137A (ja) 秘話伝送方式
JPS62222757A (ja) 個別信号插入方式
JPS6336631A (ja) Pcm同期方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees