JPH0714155B2

JPH0714155B2 - Ｐｃｍ端局装置

Info

Publication number: JPH0714155B2
Application number: JP15570786A
Authority: JP
Inventors: 恭介土橋; 明人小山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-02
Filing date: 1986-07-02
Publication date: 1995-02-15
Anticipated expiration: 2010-02-15
Also published as: JPS6310929A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、例えば交換局間のデータ伝送用として使用さ
れるPCM端局装置の改良に関する。

（従来の技術）近年、情報の多様化や伝送情報量の増大に伴い種々の通
信システムが開発されているが、その中に例えば電話通
信やファクシミリ通信を行なうシステムの一つとして第
３図に示す如きものが知られている。このシステムは、
複数の端末装置１が接続された交換機２と、同じく複数
の端末装置１がそれぞれ接続された複数の交換機31〜3m
との間を、各交換機2,31〜3m毎に設けたPCM端局装置4,5
1〜5mを介して接続したもので、PCM端局装置４と他の各
PCM端局装置51〜5mとの間のデータ伝送は、第４図
（ａ），（ｂ）に示す如く複数のチャネル（例えば24チ
ャネル）を時分割多重化してその先頭にフレーム同期信
号を付加して１フレームとし、さらにこのような複数の
フレーム（例えば12フレーム）を時分割多重化して１マ
ルチフレームとして行なっている。

ところでこの種のシステムにおいて、一方のPCM端局装
置４を親局とし、他方の各PCM端局装置51〜5mを子局と
してデータ伝送を行なう場合、子局となる各PCM端局装
置51〜5mは自身に基準クロック発生源を有していないた
め、親局のPCM端局装置４から到来する受信データから
フレーム同期信号およびクロック信号を再生して送信デ
ータを作成し、かつこの送信データの位相を上記受信デ
ータに合わせる必要がある。そこで、従来では例えば送
信データのバッファを設けてこのバッファにより送受間
の位相合わせを行なっている。第５図はその構成の一例
を示すもので、送信チャネルデータTCは多重化回路61で
フレーム同期パルス発生回路62から発生される送信フレ
ーム同期パルスと多重化されたのちバッファとしてのRA
M63に供給される。尚、上記送信フレーム同期パルス
は、親局から送られる受信データRDのクロック信号から
生成した送信マルチフレームパルスTMSをもとに作成さ
れる。さて、上記RAM63に供給された送信データTDは、
上記送信マルチフレームパルスTMSと受信クロック再生
回路68で受信データTDから再生されたクロック信号CLK
とをもとに書込みアドレスカウンタ64から発生される書
込みアドレスによりRAM63に書込まれる。一方RAM63に書
込まれた送信データは、受信同期回路67で受信データRD
から抽出された受信マルチフレームパルスRMSと受信ク
ロック再生回路68で再生された上記クロック信号CLKと
をもとに読出しアドレスカウンタ65から発生された読出
しアドレスによりRAM63から読出される。尚、上記書込
みおよび読出しアドレスは、マルチプレクサ66により例
えば送信データTDの1/2ビット周期で交互に選択されてR
AM63に供給される。しかして、RAM63からは受信データR
Dに位相が一致した送信データTDが出力され、これによ
り親局と子局との間の送受信データの位相合わせがなさ
れる。

ところが、このような従来の端局装置は受信データRDに
対する送信データTDの位相合わせをバッファを用いて行
なっているため、バッファとして少なくとも１マルチフ
レーム分の送信データを記憶可能な容量を有するRAM63
と、このRAM63に対し書込みアドレスおよび読出しアド
レスを発生する回路と、これらの回路から発生された書
込みアドレスおよび読出しアドレスの供給タイミングを
指定する回路等が必要となるため、装置の回路構成の複
雑化や大形化を招く欠点があった。また、送信データの
伝送速度によってはRAM63の書込みおよび読出し動作が
データ速度に追従できず、適用できなくなることがあっ
た。

（発明が解決しようとする問題点）以上のように従来のPCM端局装置は、送受信データ間の
位相合わせをバッファにより行なっているために装置の
構成の複雑化や大形化を招き、また高速のデータ伝送に
は適さないという問題点を有するもので、本発明はこの
点に着目し、回路構成の簡単化および小形化を図り、か
つ高速のデータ伝送に十分適応し得るPCM端局装置を提
供しようとするものである。

［発明の構成］（問題点を解決するための手段）本発明は、親局として動作する他のPCM端局装置の送信
データを導入しこの送信データのフレーム同期信号を抽
出するフレーム同期信号抽出回路と、上記他のPCM端局
装置の送信データからクロック信号を再生するクロック
再生回路と、送信フレーム同期信号発生回路とを設け、
この送信フレーム同期信号発生回路により、上記フレー
ム同期信号抽出回路で得られたフレーム同期信号が入力
される毎に計数値をリセットして上記クロック再生回路
からのクロック信号を計数し、その計数値が１送信フレ
ーム長に相当する値になった時点で送信フレーム同期信
号を発生し、この送信フレーム同期信号を多重化回路で
送信チャネルデータと時分割多重化して送出するように
したものである。

（作用）この結果、送信フレーム同期信号は受信データのフレー
ム同期信号から作成されるので、この送信フレーム同期
信号を送信チャネルデータと多重化した送信データは受
信データと位相が一致したものとなり、これにより送信
データのバッファは不要になる。したがって、大容量の
バッファメモリやその書込みおよび読出しアドレスの発
生回路、タイミング発生回路等のバッファのための回路
は全く必要がなくなり、その分装置の回路構成は簡単か
つ小形化される。また、バッファメモリへの送信データ
の書込みおよび読出しを行なわないので、高速のデータ
伝送にも十分に対応することができる。

（実施例）第１図は、本発明の一実施例におけるPCM端局装置の位
相合わせ回路の構成を示すものである。尚、同図におい
て前記第５図と同一部分には同一符号を付して説明を行
なう。

親局から送られた受信データRDは受信同期回路67および
受信クロック再生回路68に導入され、これらの回路67,6
8でそれぞれ受信マルチフレームパルスRMSおよびクロッ
ク信号CLKが抽出および再生される。そして、これらの
受信マルチフレームパルスRMSおよびクロック信号CLKは
それぞれ送信マルチフレームカウンタ69に供給される。
この送信マルチフレームカウンタ69は、上記受信マルチ
フレームパルスRMSが供給される毎に計数値をリセット
してクロック信号CLKの計数を開始するもので、計数値
が１送信マルチフレーム長に相当する値になった時点で
パルス信号を発生し、このパルス信号を送信マルチフレ
ームパルスTMSとしてフレーム同期パルス発生回路62に
供給する。フレーム同期パルス発生回路62は、上記送信
マルチフレームパルスTMSを分周する等してフレーム同
期パルスTFSを作成する。このフレーム同期パルスTFSが
供給される多重化回路61は、送信チャネルデータTCと上
記フレーム同期パルスとを多重化し、その多重化出力を
送信データTDとして出力する。

このような構成であるから、親局から受信データRDが到
来すると。受信同期回路67および受信クロック再生回路
68によりそれぞれ上記受信データRDから例えば第２図に
示す如く受信マルチフレームパルスRMSおよびクロック
信号CLKが抽出および再生される。そうすると、送信マ
ルチフレームカウンタ69は、上記受信マルチフレームパ
ルスRMSが供給される毎に計数値をリセットしてクロッ
ク信号CLKの計数を行ない、その計数値が１送信マルチ
フレーム長に相当する値になった時点でパルス信号を発
生する。しかして、第２図に示す如く受信マルチフレー
ムパルスRMSと位相が一致した送信マルチフレームパル
スTMSが得られる。この送信マルチフレームパルスTMSが
得られるとフレーム同期パルス発生回路62は、上記送信
マルチフレームパルスTMSに同期して第２図に示す如く
フレーム同期パルスTFSを作成し、このフレーム同期パ
ルスTFSを多重化回路61に供給する。この結果多重化回
路61では、送信チャネルデータTCと上記フレーム同期パ
ルスTFSとが多重化されて送信データTDが作成される。
この送信データTDは、送信チャネルデータTCに、上記し
たように送信マルチフレームパルスRMSと位相が等しい
フレーム同期パルスTMSを多重化したものであるため、
受信データRDと位相が一致したものとなる。

このように本実施例であれば、受信データRDの受信マル
チフレームパルスRMSから送信フレーム同期パルスTFSを
生成し、このフレーム同期パルスTFSを送信チャネルデ
ータTCと多重化したので、送信データTDは受信データRD
に同期して作成されたことになり、これにより送信デー
タTDの位相を受信データRDの位相と一致させることがで
きる。また、位相合わせに使用する回路は受信データか
ら送信フレーム同期信号TFSを生成する回路だけでよく
なり、RAM63やその書込みおよび読出し回路、タイミン
グ回路等を必要とした従来の回路に比べて、構成を大幅
に簡単化しかつ小形にすることができる。さらに、送信
データの書込みや読出し等を必要としないので高速度の
データでも十分に取扱うことができ、適用範囲を拡大す
ることができる。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では親局と子局との間でデータ伝送を
行なうシステムにおいて子局の装置で位相合わせを行な
う場合について説明したが、親局に複数のPCM端局装置
が設置され、このうちの一つが実質的な親局となって他
の装置がこの親局の装置の送信データに位相を一致させ
た状態で送信を行なう場合に適用してもよい。このよう
にすれば、親局内の各PCM端局装置は互いに同期した状
態でそれぞれ対向する子局との間でデータの送受信を行
なうことができる。また、前記実施例ではデータの伝送
単位をマルチフレームとした場合について説明したが、
フレーム単位で伝送するシステムに適用してもよい。そ
の他、送信フレーム同期信号発生回路の構成等について
も本発明の要旨を逸脱しない範囲で種々変形して実施で
きる。

［発明の効果］以上詳述したように本発明によれば、親局として動作す
る他のPCM端局装置の送信データを導入しこの送信デー
タのフレーム同期信号を抽出するフレーム同期信号抽出
回路と、上記他のPCM端局装置の送信データからクロッ
ク信号を再生するクロック再生回路と、送信フレーム同
期信号発生回路とを設け、この送信フレーム同期信号発
生回路により、上記フレーム同期信号抽出回路で得られ
たフレーム同期信号が入力される毎に計数値をリセット
して上記クロック再生回路からのクロック信号を計数
し、その計数値が１送信フレーム長に相当する値になっ
た時点で送信フレーム同期信号を発生し、この送信フレ
ーム同期信号を多重化回路で送信チャネルデータと時分
割多重化して送出するようにしたことによって、回路構
成の簡単化および小形化を図ることができ、かつ高速の
データ伝送に十分適応し得るPCM端局装置を提供するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるPCM端局装置の位相
合わせ回路部分の構成を示すブロック図、第２図は同装
置の動作説明に使用するタイミング図、第３図はPCM端
局装置を用いる通信システムの一例を示す概略構成図、
第４図は同システムで使用するデータのフレーム構成を
示す模式図、第５図は従来のPCM端局装置の位相合わせ
回路部分の構成を示すブロック図である。１……端末装置、2,31〜3m……交換機、４……親局側の
PCM端局装置、51〜5m……子局側のPCM端局装置、61……
多重化回路、62……フレーム同期パルス発生回路、67…
…受信同期回路、68……受信クロック再生回路、69……
送信マルチフレームカウンタ、RD……受信データ、RMS
……受信マルチフレームパルス、TC……送信チャネルデ
ータ、TD……送信データ、TMS……送信マルチフレーム
パルス、TFS……送信フレーム同期パルス、CLK……クロ
ック信号。

Claims

【特許請求の範囲】

【請求項１】親局として動作する他のPCM端局装置の送
信データに同期して時分割多重化データを送信するPCM
端局装置において、前記他のPCM端局装置の送信データ
を導入しこの送信データのフレーム同期信号を抽出する
フレーム同期信号抽出回路と、前記他のPCM端局装置の
送信データからクロック信号を再生するクロック再生回
路と、前記フレーム同期信号抽出回路で得られたフレー
ム同期信号が入力される毎に計数値をリセットして前記
クロック再生回路からのクロック信号を計数しその計数
値が１送信フレーム長に相当する値になった時点で送信
フレーム同期信号を発生する送信フレーム同期信号発生
回路と、この送信フレーム同期信号発生回路から発生さ
れた送信フレーム同期信号を送信チャネルデータと時分
割多重化する多重化回路とを具備したことを特徴とする
PCM端局装置。