JPH07202173A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07202173A JPH07202173A JP33753393A JP33753393A JPH07202173A JP H07202173 A JPH07202173 A JP H07202173A JP 33753393 A JP33753393 A JP 33753393A JP 33753393 A JP33753393 A JP 33753393A JP H07202173 A JPH07202173 A JP H07202173A
- Authority
- JP
- Japan
- Prior art keywords
- potential barrier
- barrier layer
- layer
- semiconductor device
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 電子供給（電位障壁）層を薄くし、より特性
を向上したＨＥＭＴ等の製造技術を提供する。 【構成】 基板上に電子親和力が比較的大きなＩＩＩ−
Ｖ族化合物半導体からなるチャネル層を形成する工程
と、電子親和力が比較的小さく、エッチング特性の異な
る複数のＩＩＩ−Ｖ族化合物半導体からなる第２と第１
の電位障壁層とを少なくとも含む積層構造を、前記チャ
ネル層上に形成する積層形成工程と、前記第１の電位障
壁層の所定領域を前記第２の電位障壁層の表面が露出す
るまで選択的にウェットエッチングするウェットエッチ
ング工程と、露出した前記第２の電位障壁層上にゲート
電極を形成する工程とを含む。
を向上したＨＥＭＴ等の製造技術を提供する。 【構成】 基板上に電子親和力が比較的大きなＩＩＩ−
Ｖ族化合物半導体からなるチャネル層を形成する工程
と、電子親和力が比較的小さく、エッチング特性の異な
る複数のＩＩＩ−Ｖ族化合物半導体からなる第２と第１
の電位障壁層とを少なくとも含む積層構造を、前記チャ
ネル層上に形成する積層形成工程と、前記第１の電位障
壁層の所定領域を前記第２の電位障壁層の表面が露出す
るまで選択的にウェットエッチングするウェットエッチ
ング工程と、露出した前記第２の電位障壁層上にゲート
電極を形成する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、ＨＥＭＴ等のヘテロ接合電界効果
型半導体装置の製造方法及びＨＥＭＴ等の構造に関す
る。
造方法に関し、特に、ＨＥＭＴ等のヘテロ接合電界効果
型半導体装置の製造方法及びＨＥＭＴ等の構造に関す
る。
【０００２】ＨＥＭＴの高性能化のために、閾値電圧を
一定に保ったまま電子供給層を薄膜化することが要求さ
れている。電子供給層を薄膜化することにより、ＨＥＭ
Ｔの相互コンダクタンスｇm を大きくできる。相互コン
ダクタンスｇm を大きくすることにより、回路の駆動能
力を向上させ、高速性をさらに高めることができる。
一定に保ったまま電子供給層を薄膜化することが要求さ
れている。電子供給層を薄膜化することにより、ＨＥＭ
Ｔの相互コンダクタンスｇm を大きくできる。相互コン
ダクタンスｇm を大きくすることにより、回路の駆動能
力を向上させ、高速性をさらに高めることができる。
【０００３】また、高速化の一手段としてゲート長を微
細化する方法もあるが、ゲート長を微細化することによ
りショートチャネル効果が生じて性能向上が制限され
る。このショートチャネル効果を抑制するために、電子
供給層の薄膜化が有効である。
細化する方法もあるが、ゲート長を微細化することによ
りショートチャネル効果が生じて性能向上が制限され
る。このショートチャネル効果を抑制するために、電子
供給層の薄膜化が有効である。
【０００４】なお、電子供給層は電子走行（チャネル）
層に対して電位障壁を形成するので、本明細書において
は、電位障壁層とも呼ぶ。
層に対して電位障壁を形成するので、本明細書において
は、電位障壁層とも呼ぶ。
【０００５】
【従来の技術】従来のＨＥＭＴの製造においては、ゲー
ト電極用の凹部形成のためのコンタクト層のエッチング
（ゲート部リセスエッチング）には、ＲＩＥ等の選択ド
ライエッチングが使用されていた。選択ドライエッチン
グにより、電子供給層を露出させ、その上にゲート電極
が形成される。
ト電極用の凹部形成のためのコンタクト層のエッチング
（ゲート部リセスエッチング）には、ＲＩＥ等の選択ド
ライエッチングが使用されていた。選択ドライエッチン
グにより、電子供給層を露出させ、その上にゲート電極
が形成される。
【０００６】
【発明が解決しようとする課題】ゲート電極用凹部形成
のために、コンタクト層をＲＩＥ等の選択ドライエッチ
ングによってエッチングすると、露出した電子供給層表
面がダメージを受ける。電子供給層の厚さが比較的厚い
場合には、このダメージは問題にならなかったが、電子
供給層が薄くなるとダメージによる影響が顕在化してく
る。
のために、コンタクト層をＲＩＥ等の選択ドライエッチ
ングによってエッチングすると、露出した電子供給層表
面がダメージを受ける。電子供給層の厚さが比較的厚い
場合には、このダメージは問題にならなかったが、電子
供給層が薄くなるとダメージによる影響が顕在化してく
る。
【０００７】高速動作のためゲート長はますます短くな
る傾向にある。ゲート電極とチャネル層（電子走行層）
との間の電子供給層の厚さは、ゲート長の１／５程度以
下が好ましい。これを超えると、ゲート電圧による電界
のみではチャネルの電子を制御できなくなり、さらに、
ショートチャネル効果の影響が大きくなるためである。
従って、電子供給層をより薄くすることが要求される。
また、電子供給層を薄くすると、理想的にはＨＥＭＴの
相互コンダクタンスが増加するという効果もある。
る傾向にある。ゲート電極とチャネル層（電子走行層）
との間の電子供給層の厚さは、ゲート長の１／５程度以
下が好ましい。これを超えると、ゲート電圧による電界
のみではチャネルの電子を制御できなくなり、さらに、
ショートチャネル効果の影響が大きくなるためである。
従って、電子供給層をより薄くすることが要求される。
また、電子供給層を薄くすると、理想的にはＨＥＭＴの
相互コンダクタンスが増加するという効果もある。
【０００８】しかし、電子供給層を一定値以下に薄くす
ると電子供給層表面のダメージの影響が大きくなり、却
って相互コンダクタンスは減少する。本発明の目的は、
電子供給（電位障壁）層を薄くし、より特性を向上した
ＨＥＭＴ等の製造技術を提供することである。
ると電子供給層表面のダメージの影響が大きくなり、却
って相互コンダクタンスは減少する。本発明の目的は、
電子供給（電位障壁）層を薄くし、より特性を向上した
ＨＥＭＴ等の製造技術を提供することである。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に電子親和力が比較的大きなＩＩＩ−
Ｖ族化合物半導体からなるチャネル層を形成する工程
と、電子親和力が比較的小さく、エッチング特性の異な
る複数のＩＩＩ−Ｖ族化合物半導体からなる第２と第１
の電位障壁層とを少なくとも含む積層構造を、前記チャ
ネル層上に形成する積層形成工程と、前記第１の電位障
壁層の所定領域を前記第２の電位障壁層の表面が露出す
るまで選択的にウェットエッチングするウェットエッチ
ング工程と、露出した前記第２の電位障壁層上にゲート
電極を形成する工程とを含む。
造方法は、基板上に電子親和力が比較的大きなＩＩＩ−
Ｖ族化合物半導体からなるチャネル層を形成する工程
と、電子親和力が比較的小さく、エッチング特性の異な
る複数のＩＩＩ−Ｖ族化合物半導体からなる第２と第１
の電位障壁層とを少なくとも含む積層構造を、前記チャ
ネル層上に形成する積層形成工程と、前記第１の電位障
壁層の所定領域を前記第２の電位障壁層の表面が露出す
るまで選択的にウェットエッチングするウェットエッチ
ング工程と、露出した前記第２の電位障壁層上にゲート
電極を形成する工程とを含む。
【００１０】前記積層工程は、さらに、前記第１の電位
障壁層上に前記第１の電位障壁層とはエッチング特性の
異なるＩＩＩ−Ｖ族化合物半導体からなるコンタクト層
を形成する工程を含み、さらに、前記ウェットエッチン
グ工程の前に、前記第１の電位障壁層の表面が露出する
まで前記コンタクト層の前記所定領域を選択的にドライ
エッチングするドライエッチング工程を含んでもよい。
障壁層上に前記第１の電位障壁層とはエッチング特性の
異なるＩＩＩ−Ｖ族化合物半導体からなるコンタクト層
を形成する工程を含み、さらに、前記ウェットエッチン
グ工程の前に、前記第１の電位障壁層の表面が露出する
まで前記コンタクト層の前記所定領域を選択的にドライ
エッチングするドライエッチング工程を含んでもよい。
【００１１】本発明の半導体装置は、比較的電子親和力
の大きなＩＩＩ−Ｖ族化合物半導体からなるチャネル層
と、比較的電子親和力の小さなＩＩＩ−Ｖ族化合物半導
体からなる第２の電位障壁層と、該第２の電位障壁層と
はエッチング特性の異なる比較的電子親和力の小さなＩ
ＩＩ−Ｖ族化合物半導体からなる第１の電位障壁層と、
該第１の電位障壁層とはエッチング特性の異なるＩＩＩ
−Ｖ族化合物半導体からなるコンタクト層とを少なくと
も含み、前記チャネル層上に形成された積層構造と、前
記コンタクト層及び前記第１の電位障壁層の所定の領域
に設けられ、底面に前記第２の電位障壁層が露出してい
る凹部と、前記凹部の底面に露出した前記第２の電位障
壁層上に形成されたゲート電極とを含む。
の大きなＩＩＩ−Ｖ族化合物半導体からなるチャネル層
と、比較的電子親和力の小さなＩＩＩ−Ｖ族化合物半導
体からなる第２の電位障壁層と、該第２の電位障壁層と
はエッチング特性の異なる比較的電子親和力の小さなＩ
ＩＩ−Ｖ族化合物半導体からなる第１の電位障壁層と、
該第１の電位障壁層とはエッチング特性の異なるＩＩＩ
−Ｖ族化合物半導体からなるコンタクト層とを少なくと
も含み、前記チャネル層上に形成された積層構造と、前
記コンタクト層及び前記第１の電位障壁層の所定の領域
に設けられ、底面に前記第２の電位障壁層が露出してい
る凹部と、前記凹部の底面に露出した前記第２の電位障
壁層上に形成されたゲート電極とを含む。
【００１２】
【作用】チャネル層とゲート電極とを分離する電位障壁
層を、少なくともエッチング特性の異なる２層を含む積
層構造にすることにより、その上に設けられたコンタク
ト層をドライエッチングする際に露出した電位障壁層表
面が受けたダメージの影響を回避することができる。す
なわち、コンタクト層のドライエッチングによって、電
位障壁層の上層表面がダメージを受けるが、ウェットエ
ッチングによって上層のみをエッチングすることによ
り、ダメージを受けた上層表面を除去することができ
る。
層を、少なくともエッチング特性の異なる２層を含む積
層構造にすることにより、その上に設けられたコンタク
ト層をドライエッチングする際に露出した電位障壁層表
面が受けたダメージの影響を回避することができる。す
なわち、コンタクト層のドライエッチングによって、電
位障壁層の上層表面がダメージを受けるが、ウェットエ
ッチングによって上層のみをエッチングすることによ
り、ダメージを受けた上層表面を除去することができ
る。
【００１３】ウェットエッチングでは、上層のみをエッ
チングし、下層をエッチングしないエッチャントを使用
することにより、下層の表面を露出することができる。
ウェットエッチングは、ほとんど化学反応のみによって
エッチングが進行するため、物理的な衝撃をも与えるド
ライエッチングに較べて露出した表面が受けるダメージ
は少ない。
チングし、下層をエッチングしないエッチャントを使用
することにより、下層の表面を露出することができる。
ウェットエッチングは、ほとんど化学反応のみによって
エッチングが進行するため、物理的な衝撃をも与えるド
ライエッチングに較べて露出した表面が受けるダメージ
は少ない。
【００１４】ダメージを受けていない電位障壁層表面上
にゲート電極を形成することにより、相互コンダクタン
スの減少等のダメージによる影響を防止することができ
る。
にゲート電極を形成することにより、相互コンダクタン
スの減少等のダメージによる影響を防止することができ
る。
【００１５】
【実施例】図１を参照して本発明の実施例について説明
する。図１（Ａ）に示すように、ＧａＡｓ基板１上に、
ノンドープのＧａＡｓチャネル層２、ＳｉドープのＡｌ
ＧａＡｓ第３電子供給層３、ＳｉドープのＩｎＧａＰ第
２電子供給層４、ＳｉドープのＡｌＧａＡｓ第１電子供
給層５及びＳｉドープのＧａＡｓコンタクト層６をこの
順番にＭＯＣＶＤによりエピタキシャル成長させる。
する。図１（Ａ）に示すように、ＧａＡｓ基板１上に、
ノンドープのＧａＡｓチャネル層２、ＳｉドープのＡｌ
ＧａＡｓ第３電子供給層３、ＳｉドープのＩｎＧａＰ第
２電子供給層４、ＳｉドープのＡｌＧａＡｓ第１電子供
給層５及びＳｉドープのＧａＡｓコンタクト層６をこの
順番にＭＯＣＶＤによりエピタキシャル成長させる。
【００１６】ＳｉドープのＡｌＧａＡｓ第３電子供給層
３は、厚さ２５ｎｍ、不純物濃度３．０×１０18ｃ
ｍ-3、ＳｉドープのＩｎＧａＰ第２電子供給層４は、厚
さ３ｎｍ、不純物濃度３．０×１０18ｃｍ-3、Ｓｉドー
プのＡｌＧａＡｓ第１電子供給層５は、厚さ５ｎｍ、不
純物濃度１．５×１０18ｃｍ-3、ＳｉドープのＧａＡｓ
コンタクト層６は、厚さ５０ｎｍ、不純物濃度５×１０
18ｃｍ-3である。
３は、厚さ２５ｎｍ、不純物濃度３．０×１０18ｃ
ｍ-3、ＳｉドープのＩｎＧａＰ第２電子供給層４は、厚
さ３ｎｍ、不純物濃度３．０×１０18ｃｍ-3、Ｓｉドー
プのＡｌＧａＡｓ第１電子供給層５は、厚さ５ｎｍ、不
純物濃度１．５×１０18ｃｍ-3、ＳｉドープのＧａＡｓ
コンタクト層６は、厚さ５０ｎｍ、不純物濃度５×１０
18ｃｍ-3である。
【００１７】次に、素子形成領域の周囲に、加速エネル
ギ１５０ｋｅＶ、ドース量２×１０ 12ｃｍ-2で酸素イオ
ン注入を行い、素子分離領域７を形成する。図１（Ｂ）
に示すように、リフトオフ法により、ソース電極８ａ及
びドレイン電極８ｂを形成する。両電極は、厚さ３０ｎ
ｍのＡｕＧｅ層と厚さ３００ｎｍのＡｕ層の２層構造で
ある。リフトオフによりＡｕＧｅ／Ａｕ膜を所定の形状
にパターニングした後、４５０℃で１分間熱処理を行
い、合金化する。
ギ１５０ｋｅＶ、ドース量２×１０ 12ｃｍ-2で酸素イオ
ン注入を行い、素子分離領域７を形成する。図１（Ｂ）
に示すように、リフトオフ法により、ソース電極８ａ及
びドレイン電極８ｂを形成する。両電極は、厚さ３０ｎ
ｍのＡｕＧｅ層と厚さ３００ｎｍのＡｕ層の２層構造で
ある。リフトオフによりＡｕＧｅ／Ａｕ膜を所定の形状
にパターニングした後、４５０℃で１分間熱処理を行
い、合金化する。
【００１８】図１（Ｃ）に示すように、ゲート電極形成
用の凹部１０を形成する。まず、基板表面にレジスト膜
９を塗布し、フォトリソグラフィによりゲート電極形成
部分に開口を形成する。レジスト膜９をマスクとして、
ＲＩＥによりＧａＡｓコンタクト層６を選択的にエッチ
ングする。エッチングは、例えば反応ガスとしてＣＣｌ
2 Ｆ2 とＨｅを使用し、圧力５Ｐａ、電力１００Ｗの条
件で行うことができる。ＣＣｌ2 Ｆ2 及びＨｅは、Ａｌ
ＧａＡｓ層をほとんどエッチングしないため、ＡｌＧａ
Ａｓ第１電子供給層５の表面が露出した時点でほとんど
エッチングが停止する。
用の凹部１０を形成する。まず、基板表面にレジスト膜
９を塗布し、フォトリソグラフィによりゲート電極形成
部分に開口を形成する。レジスト膜９をマスクとして、
ＲＩＥによりＧａＡｓコンタクト層６を選択的にエッチ
ングする。エッチングは、例えば反応ガスとしてＣＣｌ
2 Ｆ2 とＨｅを使用し、圧力５Ｐａ、電力１００Ｗの条
件で行うことができる。ＣＣｌ2 Ｆ2 及びＨｅは、Ａｌ
ＧａＡｓ層をほとんどエッチングしないため、ＡｌＧａ
Ａｓ第１電子供給層５の表面が露出した時点でほとんど
エッチングが停止する。
【００１９】続いて、同じマスクを用いて、弗酸と過酸
化水素の水溶液を使用したウェットエッチングにより、
ＡｌＧａＡｓ第１電子供給層５を選択的にエッチングす
る。このとき、ＩｎＧａＰ層はほとんどエッチングされ
ないため、ＩｎＧａＰ第２電子供給層４の表面が露出し
た時点でエッチングは停止する。なお、ウェットエッチ
ングは等方的に進むため、ＡｌＧａＡｓ第１電子供給層
５は横方向にもエッチングされる。このため、ＡｌＧａ
Ａｓ第１電子供給層５の側面は、ＧａＡｓコンタクト層
６の側面よりもわずかに窪んで形成される。
化水素の水溶液を使用したウェットエッチングにより、
ＡｌＧａＡｓ第１電子供給層５を選択的にエッチングす
る。このとき、ＩｎＧａＰ層はほとんどエッチングされ
ないため、ＩｎＧａＰ第２電子供給層４の表面が露出し
た時点でエッチングは停止する。なお、ウェットエッチ
ングは等方的に進むため、ＡｌＧａＡｓ第１電子供給層
５は横方向にもエッチングされる。このため、ＡｌＧａ
Ａｓ第１電子供給層５の側面は、ＧａＡｓコンタクト層
６の側面よりもわずかに窪んで形成される。
【００２０】図１（Ｄ）に示すように、露出したＩｎＧ
ａＰ第２電子供給層上にショットキ接触するアルミニウ
ム層を形成し、レジスト膜９を除去すると共にその上の
アルミニウム層をリフトオフしてアルミニウムゲート電
極１１を残す。
ａＰ第２電子供給層上にショットキ接触するアルミニウ
ム層を形成し、レジスト膜９を除去すると共にその上の
アルミニウム層をリフトオフしてアルミニウムゲート電
極１１を残す。
【００２１】図２は、図１に示す実施例によって作製し
たＨＥＭＴの斜視図を示す。図の奥行き方向に所定の幅
をもって、ソース電極、ドレイン電極及びゲート電極が
形成されている。
たＨＥＭＴの斜視図を示す。図の奥行き方向に所定の幅
をもって、ソース電極、ドレイン電極及びゲート電極が
形成されている。
【００２２】上記実施例によれば、図１（Ｃ）の工程
で、ＧａＡｓコンタクト層６を選択的にエッチングした
後に露出したＡｌＧａＡｓ第１電子供給層５の表面は、
ダメージを受けている。しかし、ウェットエッチングに
よってダメージを受けた表面を除去し、ＩｎＧａＰ第２
電子供給層４の表面を露出することにより、ダメージを
受けない電子供給層表面を露出することができる。
で、ＧａＡｓコンタクト層６を選択的にエッチングした
後に露出したＡｌＧａＡｓ第１電子供給層５の表面は、
ダメージを受けている。しかし、ウェットエッチングに
よってダメージを受けた表面を除去し、ＩｎＧａＰ第２
電子供給層４の表面を露出することにより、ダメージを
受けない電子供給層表面を露出することができる。
【００２３】このように、電子供給層を３層構造にし
て、上層の第１電子供給層でＲＩＥによるダメージを吸
収し、中層の第２電子供給層でウェットエッチングのエ
ッチング停止を行うことにより、ダメージを受けていな
い電子供給層表面を露出することができる。このダメー
ジを受けていない電子供給層表面上にゲート電極１１を
形成することにより、特性の良好なＨＥＭＴを形成する
ことができる。
て、上層の第１電子供給層でＲＩＥによるダメージを吸
収し、中層の第２電子供給層でウェットエッチングのエ
ッチング停止を行うことにより、ダメージを受けていな
い電子供給層表面を露出することができる。このダメー
ジを受けていない電子供給層表面上にゲート電極１１を
形成することにより、特性の良好なＨＥＭＴを形成する
ことができる。
【００２４】なお上記実施例では、ＡｌＧａＡｓ第１電
子供給層のエッチング停止層としてＩｎＧａＰ層を使用
したが、上層のＡｌＧａＡｓとエッチング選択性がある
材料であればＩｎＧａＰ以外の材料を使用してもよい。
また、エッチング停止層は、電子供給層としての機能も
有するため、チャネル層のバンドギャップよりも大きい
バンドギャップを有する必要がある。さらに、ソース領
域、ドレイン領域での抵抗成分にならないように、不純
物を高濃度にドープして低抵抗化できるものであること
が好ましい。第２電子供給層として、これらの条件を満
足するＩｎＰ等を使用してもよい。
子供給層のエッチング停止層としてＩｎＧａＰ層を使用
したが、上層のＡｌＧａＡｓとエッチング選択性がある
材料であればＩｎＧａＰ以外の材料を使用してもよい。
また、エッチング停止層は、電子供給層としての機能も
有するため、チャネル層のバンドギャップよりも大きい
バンドギャップを有する必要がある。さらに、ソース領
域、ドレイン領域での抵抗成分にならないように、不純
物を高濃度にドープして低抵抗化できるものであること
が好ましい。第２電子供給層として、これらの条件を満
足するＩｎＰ等を使用してもよい。
【００２５】また、上記実施例では、第１電子供給層と
してＡｌＧａＡｓを使用した場合について説明したが、
ＡｌＡｓ等の、電子親和力がチャネル層の電子親和力よ
りも小さく、バンドギャップがチャネル層のバンドギャ
ップよりも大きい化合物半導体を使用してもよい。
してＡｌＧａＡｓを使用した場合について説明したが、
ＡｌＡｓ等の、電子親和力がチャネル層の電子親和力よ
りも小さく、バンドギャップがチャネル層のバンドギャ
ップよりも大きい化合物半導体を使用してもよい。
【００２６】チャネル層としては、格子定数が不整合の
Ｉｎ0.2 Ｇａ0.8 Ａｓ層等を使用してもよい。膜厚が１
５ｎｍ程度であれば、格子定数が不整合の場合でも、下
層の格子定数に整合して結晶が成長し、結晶学的に問題
なくチャネル層として使用することができる。
Ｉｎ0.2 Ｇａ0.8 Ａｓ層等を使用してもよい。膜厚が１
５ｎｍ程度であれば、格子定数が不整合の場合でも、下
層の格子定数に整合して結晶が成長し、結晶学的に問題
なくチャネル層として使用することができる。
【００２７】また、上記実施例では、ＧａＡｓ基板を使
用した場合について説明したが、ＩｎＰ等のＧａＡｓ以
外のＩＩＩ−Ｖ族化合物半導体を使用してもよい。Ｉｎ
Ｐ基板上を使用する場合には、例えば、チャネル層とし
てＩｎ0.53Ｇａ0.47Ａｓ、第３電子供給層としてＩｎＡ
ｌＡｓ、第２電子供給層（エッチング停止層）として格
子不整合のＧａＡｓ、第１電子供給層（ダメージ吸収
層）として格子不整合のＡｌＧａＡｓを使用することが
できる。
用した場合について説明したが、ＩｎＰ等のＧａＡｓ以
外のＩＩＩ−Ｖ族化合物半導体を使用してもよい。Ｉｎ
Ｐ基板上を使用する場合には、例えば、チャネル層とし
てＩｎ0.53Ｇａ0.47Ａｓ、第３電子供給層としてＩｎＡ
ｌＡｓ、第２電子供給層（エッチング停止層）として格
子不整合のＧａＡｓ、第１電子供給層（ダメージ吸収
層）として格子不整合のＡｌＧａＡｓを使用することが
できる。
【００２８】また、ＧａＡｓをエッチングするための反
応ガスとして、ＣＣｌ2 Ｆ2 とＨｅを使用する場合につ
いて説明したが、ＡｌＧａＡｓをほとんどエッチングせ
ず、ＧａＡｓをエッチングするガスであればその他のガ
スを使用してもよい。例えば、ＣＨＣｌ2 ＣＨ3 とＨｅ
等を使用してもよい。
応ガスとして、ＣＣｌ2 Ｆ2 とＨｅを使用する場合につ
いて説明したが、ＡｌＧａＡｓをほとんどエッチングせ
ず、ＧａＡｓをエッチングするガスであればその他のガ
スを使用してもよい。例えば、ＣＨＣｌ2 ＣＨ3 とＨｅ
等を使用してもよい。
【００２９】図３を参照して本発明の他の実施例につい
て説明する。ＧａＡｓ基板２１上に、ノンドープのＧａ
Ａｓチャネル層２２、ＳｉドープのＩｎＧａＰ第２電子
供給層２３、ＳｉドープのＡｌＧａＡｓ第１電子供給層
２４及びＳｉドープのＧａＡｓコンタクト層２５がこの
順番に積層されている。
て説明する。ＧａＡｓ基板２１上に、ノンドープのＧａ
Ａｓチャネル層２２、ＳｉドープのＩｎＧａＰ第２電子
供給層２３、ＳｉドープのＡｌＧａＡｓ第１電子供給層
２４及びＳｉドープのＧａＡｓコンタクト層２５がこの
順番に積層されている。
【００３０】ノンドープのＧａＡｓチャネル層２２は厚
さ６００ｎｍ、ＩｎＧａＰ第２電子供給層２３は厚さ１
２ｎｍ、不純物濃度５×１０18ｃｍ-2、ＡｌＧａＡｓ第
１電子供給層２４は厚さ５ｎｍ、不純物濃度３×１０18
ｃｍ-2及びＧａＡｓコンタクト層２５は厚さ６０ｎｍ、
不純物濃度２×１０18ｃｍ-2である。
さ６００ｎｍ、ＩｎＧａＰ第２電子供給層２３は厚さ１
２ｎｍ、不純物濃度５×１０18ｃｍ-2、ＡｌＧａＡｓ第
１電子供給層２４は厚さ５ｎｍ、不純物濃度３×１０18
ｃｍ-2及びＧａＡｓコンタクト層２５は厚さ６０ｎｍ、
不純物濃度２×１０18ｃｍ-2である。
【００３１】ＡｌＧａＡｓ第１電子供給層２４及びＧａ
Ａｓ層２５のゲート電極形成部分には凹部が設けられ、
凹部の底面にはＩｎＧａＰ第２電子供給層２３の表面が
露出している。凹部の底面に露出したＩｎＧａＰ第２電
子供給層２３上にゲート電極２７が形成されている。Ｇ
ａＡｓコンタクト層２５上には、ゲート電極２７を挟ん
でソース電極２６ａ、ドレイン電極２６ｂが形成されて
いる。
Ａｓ層２５のゲート電極形成部分には凹部が設けられ、
凹部の底面にはＩｎＧａＰ第２電子供給層２３の表面が
露出している。凹部の底面に露出したＩｎＧａＰ第２電
子供給層２３上にゲート電極２７が形成されている。Ｇ
ａＡｓコンタクト層２５上には、ゲート電極２７を挟ん
でソース電極２６ａ、ドレイン電極２６ｂが形成されて
いる。
【００３２】ＧａＡｓコンタクト層２５及びＡｌＧａＡ
ｓ第１電子供給層２４は、図１（Ｃ）の工程と同様に、
それぞれＲＩＥ及びウェットエッチングによってエッチ
ングされる。本実施例においても上記実施例と同様に、
ゲート電極２７が形成されている電子供給層表面は、ウ
ェットエッチングで現れたものであり、ＲＩＥによるダ
メージを受けていない。
ｓ第１電子供給層２４は、図１（Ｃ）の工程と同様に、
それぞれＲＩＥ及びウェットエッチングによってエッチ
ングされる。本実施例においても上記実施例と同様に、
ゲート電極２７が形成されている電子供給層表面は、ウ
ェットエッチングで現れたものであり、ＲＩＥによるダ
メージを受けていない。
【００３３】このように、電子供給層を２層構造にし、
上層の第１電子供給層でＲＩＥによるダメージを吸収
し、下層の第２電子供給層で第１電子供給層のエッチン
グを停止することにより、ダメージを受けていない電子
供給層表面を露出することができる。このダメージを受
けていない電子供給層表面上にゲート電極を形成するこ
とにより、特性の良好なＨＥＭＴを作製することができ
る。
上層の第１電子供給層でＲＩＥによるダメージを吸収
し、下層の第２電子供給層で第１電子供給層のエッチン
グを停止することにより、ダメージを受けていない電子
供給層表面を露出することができる。このダメージを受
けていない電子供給層表面上にゲート電極を形成するこ
とにより、特性の良好なＨＥＭＴを作製することができ
る。
【００３４】図４は、図３に示す他の実施例によって作
製したＨＥＭＴの相互コンダクタンスの電子供給層の厚
さに対する変化を示す。横軸は、電子供給層の厚さを単
位ｎｍで表し、縦軸は、相互コンダクタンスを単位ｍＳ
／ｍｍで表す。図の●は、従来例による方法で作製した
ＨＥＭＴ、□は本発明の他の実施例による方法で作製し
たＨＥＭＴの相互コンダクタンスを示す。なお、測定に
使用したＨＥＭＴのゲート長は０．４μｍである。
製したＨＥＭＴの相互コンダクタンスの電子供給層の厚
さに対する変化を示す。横軸は、電子供給層の厚さを単
位ｎｍで表し、縦軸は、相互コンダクタンスを単位ｍＳ
／ｍｍで表す。図の●は、従来例による方法で作製した
ＨＥＭＴ、□は本発明の他の実施例による方法で作製し
たＨＥＭＴの相互コンダクタンスを示す。なお、測定に
使用したＨＥＭＴのゲート長は０．４μｍである。
【００３５】従来例によるＨＥＭＴの相互コンダクタン
スは、電子供給層の厚さを２２ｎｍから薄くしていくと
徐々に増加する。しかし、電子供給層の厚さが約１８ｎ
ｍのとき極大値約８６０ｍＳ／ｍｍをとり、それ以上薄
くすると却って相互コンダクタンスが減少する。
スは、電子供給層の厚さを２２ｎｍから薄くしていくと
徐々に増加する。しかし、電子供給層の厚さが約１８ｎ
ｍのとき極大値約８６０ｍＳ／ｍｍをとり、それ以上薄
くすると却って相互コンダクタンスが減少する。
【００３６】これに対し、本実施例によるＨＥＭＴの相
互コンダクタンスは、電子供給層の厚さが１８ｎｍ以下
になっても膜厚の減少とともに増加する。膜厚１５ｎｍ
のとき、相互コンダクタンスは約１０００ｍＳ／ｍｍま
で増加する。
互コンダクタンスは、電子供給層の厚さが１８ｎｍ以下
になっても膜厚の減少とともに増加する。膜厚１５ｎｍ
のとき、相互コンダクタンスは約１０００ｍＳ／ｍｍま
で増加する。
【００３７】このように、ゲート電極を形成する電子供
給層の表面のダメージを取り除き、電子供給層を薄くす
ることにより、大きな相互コンダクタンスを得ることが
できる。
給層の表面のダメージを取り除き、電子供給層を薄くす
ることにより、大きな相互コンダクタンスを得ることが
できる。
【００３８】なお、ＨＥＭＴの例を説明したが、同様の
ヘテロ構造を有するＭＥＳＦＥＴ等にも本発明は適用可
能である。以上実施例に沿って本発明を説明したが、本
発明はこれらに制限されるものではない。例えば、種々
の変更、改良、組み合わせ等が可能なことは当業者に自
明であろう。
ヘテロ構造を有するＭＥＳＦＥＴ等にも本発明は適用可
能である。以上実施例に沿って本発明を説明したが、本
発明はこれらに制限されるものではない。例えば、種々
の変更、改良、組み合わせ等が可能なことは当業者に自
明であろう。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
電位障壁層表面が受けるダメージを減少させることがで
きる。このため、電位障壁層を薄くすることによって、
相互コンダクタンス等の特性の良好なＨＥＭＴを作製す
ることができる。
電位障壁層表面が受けるダメージを減少させることがで
きる。このため、電位障壁層を薄くすることによって、
相互コンダクタンス等の特性の良好なＨＥＭＴを作製す
ることができる。
【図１】本発明の実施例によるＨＥＭＴの製造方法を説
明するための基板の断面図である。
明するための基板の断面図である。
【図２】本発明の実施例によって製造したＨＥＭＴの斜
視図である。
視図である。
【図３】本発明の他の実施例によって製造したＨＥＭＴ
の断面図である。
の断面図である。
【図４】本発明の他の実施例及び従来例による方法で作
製したＨＥＭＴの相互コンダクタンスを表すグラフであ
る。
製したＨＥＭＴの相互コンダクタンスを表すグラフであ
る。
１ ＧａＡｓ基板 ２ ノンドープのＧａＡｓチャネル層 ３ ＳｉドープのＡｌＧａＡｓ第３電子供給層 ４ ＳｉドープのＩｎＧａＰ第２電子供給層 ５ ＳｉドープのＡｌＧａＡｓ第１電子供給層 ６ ＳｉドープのＧａＡｓコンタクト層 ７ 素子分離領域 ８ａ ソース電極 ８ｂ ドレイン電極 ９ レジスト膜 １０ ゲート電極形成用の凹部 １１ ゲート電極 ２１ ＧａＡｓ基板 ２２ ノンドープのＧａＡｓチャネル層 ２３ ＳｉドープのＩｎＧａＰ第２電子供給層 ２４ ＳｉドープのＡｌＧａＡｓ第１電子供給層 ２５ ＳｉドープのＧａＡｓコンタクト層 ２６ａ ソース電極 ２６ｂ ドレイン電極 ２７ ゲート電極
Claims (14)
- 【請求項１】 基板上に電子親和力が比較的大きなＩＩ
Ｉ−Ｖ族化合物半導体からなるチャネル層（２）を形成
する工程と、 電子親和力が比較的小さく、エッチング特性の異なる複
数のＩＩＩ−Ｖ族化合物半導体からなる第２と第１の電
位障壁層（４、５）とを少なくとも含む積層構造を、前
記チャネル層上に形成する積層形成工程と、 前記第１の電位障壁層の所定領域を前記第２の電位障壁
層の表面が露出するまで選択的にウェットエッチングす
るウェットエッチング工程と、 露出した前記第２の電位障壁層上にゲート電極（１１）
を形成する工程とを含む半導体装置の製造方法。 - 【請求項２】 前記積層工程は、さらに、前記第１の電
位障壁層上に前記第１の電位障壁層とはエッチング特性
の異なるＩＩＩ−Ｖ族化合物半導体からなるコンタクト
層を形成する工程を含み、 さらに、前記ウェットエッチング工程の前に、前記第１
の電位障壁層の表面が露出するまで前記コンタクト層の
前記所定領域を選択的にドライエッチングするドライエ
ッチング工程を含む請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記積層工程は、さらに、前記第２の電
位障壁層の下に電子親和力が比較的小さいＩＩＩ−Ｖ族
化合物半導体からなる第３の電位障壁層を形成する工程
を含む請求項１または２記載の半導体装置の製造方法。 - 【請求項４】 前記第３の電位障壁層はＡｌＧａＡｓで
ある請求項３記載の半導体装置の製造方法。 - 【請求項５】 前記第１の電位障壁層はＡｌＧａＡｓで
あり、前記第２の電位障壁層はＩｎを含むＩＩＩ−Ｖ族
化合物半導体である請求項１〜４のいずれかに記載の半
導体装置の製造方法。 - 【請求項６】 前記第２の電位障壁層はＩｎＧａＰであ
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記ウェットエッチング工程は、アンモ
ニアまたは弗酸を含むエッチャントを使用する請求項５
または６記載の半導体装置の製造方法。 - 【請求項８】 前記ドライエッチング工程は、リアクテ
ィブイオンエッチングでエッチングを行う請求項２〜４
のいずれかに記載の半導体装置の製造方法。 - 【請求項９】 比較的電子親和力の大きなＩＩＩ−Ｖ族
化合物半導体からなるチャネル層（２）と、 比較的電子親和力の小さなＩＩＩ−Ｖ族化合物半導体か
らなる第２の電位障壁層（４）と、該第２の電位障壁層
とはエッチング特性の異なる比較的電子親和力の小さな
ＩＩＩ−Ｖ族化合物半導体からなる第１の電位障壁層
（５）と、該第１の電位障壁層とはエッチング特性の異
なるＩＩＩ−Ｖ族化合物半導体からなるコンタクト層
（６）とを少なくとも含む、前記チャネル層上に形成さ
れた積層構造と、 前記コンタクト層及び前記第１の電位障壁層の所定の領
域に設けられ、底面に前記第２の電位障壁層が露出して
いる凹部と、 前記凹部の底面に露出した前記第２の電位障壁層上に形
成されたゲート電極（１１）とを含む半導体装置。 - 【請求項１０】 前記凹部の側面は、前記コンタクト層
と前記第１の電位障壁層との境界部に、前記第１の電位
障壁層側が窪んでいる段差を有する請求項９記載の半導
体装置。 - 【請求項１１】 前記積層構造は、さらに、前記第２の
電位障壁層の下に他のＩＩＩ−Ｖ族化合物半導体からな
る第３の電位障壁層（３）を含む請求項９または１０記
載の半導体装置。 - 【請求項１２】 前記第３の電位障壁層はＡｌＧａＡｓ
である請求項１１記載の半導体装置。 - 【請求項１３】 前記第１の電位障壁層はＡｌＧａＡｓ
であり、前記第２の電位障壁層はＩｎを含むＩＩＩ−Ｖ
族化合物半導体である請求項９〜１２のいずれかに記載
の半導体装置。 - 【請求項１４】 前記第２の電位障壁層はＩｎＧａＰで
ある請求項１３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33753393A JPH07202173A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33753393A JPH07202173A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202173A true JPH07202173A (ja) | 1995-08-04 |
Family
ID=18309550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33753393A Withdrawn JPH07202173A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202173A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019512A1 (en) * | 1998-09-29 | 2000-04-06 | Raytheon Company | Pseudomorphic high electron mobility transistors |
| JP2004273500A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2017036025A1 (zh) * | 2015-09-01 | 2017-03-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
-
1993
- 1993-12-28 JP JP33753393A patent/JPH07202173A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019512A1 (en) * | 1998-09-29 | 2000-04-06 | Raytheon Company | Pseudomorphic high electron mobility transistors |
| US6087207A (en) * | 1998-09-29 | 2000-07-11 | Raytheon Company | Method of making pseudomorphic high electron mobility transistors |
| JP2004273500A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2017036025A1 (zh) * | 2015-09-01 | 2017-03-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| JPH0714853A (ja) | シリコン基板上の化合物半導体装置とその製造方法 | |
| JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH10107213A (ja) | 半導体装置及びその製造方法 | |
| JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| US6417035B2 (en) | Method for manufacturing a field effect transistor | |
| JPH07202173A (ja) | 半導体装置及びその製造方法 | |
| JPH0260219B2 (ja) | ||
| JPH10173137A (ja) | 半導体装置およびその製造方法 | |
| JPH0472381B2 (ja) | ||
| JP3381787B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0217934B2 (ja) | ||
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3755658B2 (ja) | Ｈｂｔの製造方法 | |
| JP3434623B2 (ja) | 電界効果トランジスタ | |
| JP2546994B2 (ja) | 高速電界効果半導体装置 | |
| JP3326928B2 (ja) | 電界効果トランジスタの製造方法 | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JPH0628314B2 (ja) | 高速半導体装置の製造方法 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JPS60244065A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP2000353789A (ja) | 化合物半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |