JPS5885987A - 計算機のベクタテ−ブルの番地設定方式 - Google Patents
計算機のベクタテ−ブルの番地設定方式Info
- Publication number
- JPS5885987A JPS5885987A JP56183844A JP18384481A JPS5885987A JP S5885987 A JPS5885987 A JP S5885987A JP 56183844 A JP56183844 A JP 56183844A JP 18384481 A JP18384481 A JP 18384481A JP S5885987 A JPS5885987 A JP S5885987A
- Authority
- JP
- Japan
- Prior art keywords
- address
- vector table
- computer
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は仮想計算機システムに好適なベクタテーブルの
番地設定方式に関する。
番地設定方式に関する。
従来の計算機のベクタテーブルは、計算機に固有に先頭
番地が固定されていたので、 （１） ベクタテーブルは、計算機システム全体で１
つしか設定できなかつ次。
番地が固定されていたので、 （１） ベクタテーブルは、計算機システム全体で１
つしか設定できなかつ次。
（２）ベクタテーブルの番地を移せないので、アプリケ
ーションプログラムで、ベクタテーブルの存在している
番地を変数領域やプログラム領域として使用できなかっ
た。
ーションプログラムで、ベクタテーブルの存在している
番地を変数領域やプログラム領域として使用できなかっ
た。
等のような欠点があった。
一つの計算機の中で多種のオペレーティング・システム
（以下、Ｏ８という。）を動かす仮想計算機システムに
おいて、現在はベクタテーブルが一つしか定義できない
ため非常に不便であった。
（以下、Ｏ８という。）を動かす仮想計算機システムに
おいて、現在はベクタテーブルが一つしか定義できない
ため非常に不便であった。
本発明の目的は、Ｏ８対応にベクタテーブルを定義する
機能を有し、また、必要によってはアプリケーションプ
ログラムに対しても、ベクタテーブルを定義できる機能
を有するベクタテーブルの番地設定方式を提供すること
にある。
機能を有し、また、必要によってはアプリケーションプ
ログラムに対しても、ベクタテーブルを定義できる機能
を有するベクタテーブルの番地設定方式を提供すること
にある。
このような目的を達成するために、本発明では、Ｏ８対
応にベクタテーブルを定義で〜きるように、任意の番地
に複数個のベクタテーブルを定義させることを考えた。
応にベクタテーブルを定義で〜きるように、任意の番地
に複数個のベクタテーブルを定義させることを考えた。
また、テーブルは常に一つだけが有効であることから、
任意の時点における有効なテーブルを指すためにレジス
タを設けた。レジスタにはテーブルの先頭番地が各Ｏ８
の起動時に設定される。また、必要なテーブルが一つで
、その番地を移したい時は、レジスタは不要で、回路で
固定的に別の番地に移せば良い。
任意の時点における有効なテーブルを指すためにレジス
タを設けた。レジスタにはテーブルの先頭番地が各Ｏ８
の起動時に設定される。また、必要なテーブルが一つで
、その番地を移したい時は、レジスタは不要で、回路で
固定的に別の番地に移せば良い。
以下、本発明の一実施例を図によシ説明する。
１は１６ビツトマイクロコンピユータ、例えば６８００
０である。２はマイクロコンピュータ１から出ているア
ドレスバスである。アドレスバス２は、低アドレスを表
現する部分３と高アドレスを表現する部分４に分離され
る。５はアドレスバスの信号が有効か否かを示すアドレ
スストローブ信号である。６はＮＯＲ回路、８はＮＯＴ
回路、９と１１はＡＮＤ回路である。１０はベクタテー
ブルの先頭番地を記憶するレジスタである。１４〜１６
はメモリチップである。
０である。２はマイクロコンピュータ１から出ているア
ドレスバスである。アドレスバス２は、低アドレスを表
現する部分３と高アドレスを表現する部分４に分離され
る。５はアドレスバスの信号が有効か否かを示すアドレ
スストローブ信号である。６はＮＯＲ回路、８はＮＯＴ
回路、９と１１はＡＮＤ回路である。１０はベクタテー
ブルの先頭番地を記憶するレジスタである。１４〜１６
はメモリチップである。
マイクロコンピュータ１からアドレスバス２上に参照す
るメモリ番地が乗せられると、それがベクタテーブルの
アドレスか否かをチェックするために高アドレスの部分
４がＮＯＲ回路６に入れられる（例えば、ＨＤ６８（）
’００のベクタテーブルは０〜１０２３番地であるから
、１０２４以上を表現するアドレスバス２の内容がＯか
否かを調べる一０ＮＯＲ回路６には、アドレスバス２の
内容が有効な時だけ出力信号が意味を持つように、アド
レスストローブ信号５を入力する。この信号５は０のと
きアドレスバス２が有効な事を示す、シ友がってＮＯＲ
回路６の出カフは、アドレスバス２にベクタテーブルの
番地が乗った時１、それ以外の時０になる。ＡＮＤ回路
９には、アドレスバス２の高アドレス部４とＮＯＲ回路
６の出カフをＮＯＴ回路８で否定したものが入力される
。したがってＡＮＤ回路９の出力は、出カフが１の時０
で、出カフがＯの時アドレスバス２の高アドレス部４と
同じ内容になる。一方、ＡＮＤ回路１１には、ＮＯＲ回
路６の出カフとベクタテーブルの先頭番地が入っている
レジスタ１０の内容が入力され、その出力は、出カフが
１の時レジスタ１０の内容になシ、出カフが０の時０に
なる。したがってＡＮＤ回路９と１１の出力を合成した
信号１２は、アドレスバス２の高アドレス部４がＯの時
（ペクタテーブル時］レジスタ５ｏｏＰ３容になシ、０
以外の時アドレスバス２の内容と同じになる。出力信号
１３は、高アドレス部１２と低アドレス部３を合成した
ものでそれによシメモリチップ１４〜１６が選択される
。
るメモリ番地が乗せられると、それがベクタテーブルの
アドレスか否かをチェックするために高アドレスの部分
４がＮＯＲ回路６に入れられる（例えば、ＨＤ６８（）
’００のベクタテーブルは０〜１０２３番地であるから
、１０２４以上を表現するアドレスバス２の内容がＯか
否かを調べる一０ＮＯＲ回路６には、アドレスバス２の
内容が有効な時だけ出力信号が意味を持つように、アド
レスストローブ信号５を入力する。この信号５は０のと
きアドレスバス２が有効な事を示す、シ友がってＮＯＲ
回路６の出カフは、アドレスバス２にベクタテーブルの
番地が乗った時１、それ以外の時０になる。ＡＮＤ回路
９には、アドレスバス２の高アドレス部４とＮＯＲ回路
６の出カフをＮＯＴ回路８で否定したものが入力される
。したがってＡＮＤ回路９の出力は、出カフが１の時０
で、出カフがＯの時アドレスバス２の高アドレス部４と
同じ内容になる。一方、ＡＮＤ回路１１には、ＮＯＲ回
路６の出カフとベクタテーブルの先頭番地が入っている
レジスタ１０の内容が入力され、その出力は、出カフが
１の時レジスタ１０の内容になシ、出カフが０の時０に
なる。したがってＡＮＤ回路９と１１の出力を合成した
信号１２は、アドレスバス２の高アドレス部４がＯの時
（ペクタテーブル時］レジスタ５ｏｏＰ３容になシ、０
以外の時アドレスバス２の内容と同じになる。出力信号
１３は、高アドレス部１２と低アドレス部３を合成した
ものでそれによシメモリチップ１４〜１６が選択される
。
この例では、ベクタテーブルの先頭番地を、レジスタ１
０の内容を変えることにより、任意の場所へ移すことが
できる。本例では、レジスタ１０の内容は、マイクロコ
ンピュータ１のプログラムによシ書き変えることを想定
しているが（マイクロコンピュータ１による書き変え］
、外部信号（マイクルコンピュータ１以外からの信号］
による書き変えることもできる。
０の内容を変えることにより、任意の場所へ移すことが
できる。本例では、レジスタ１０の内容は、マイクロコ
ンピュータ１のプログラムによシ書き変えることを想定
しているが（マイクロコンピュータ１による書き変え］
、外部信号（マイクルコンピュータ１以外からの信号］
による書き変えることもできる。
以上述べたように本発明によれば、
（１） 仮想計算機システムの構築において、各Ｏ８
毎にベクタテーブルを設定できる。これによシ。
毎にベクタテーブルを設定できる。これによシ。
プログラムによる割込み要因分析が不要となシ、Ｏ８の
オーバーヘッドを削減できる。
オーバーヘッドを削減できる。
（２）ベクタテーブルの番地を任意の番地に移せる。
これによシ、アプリケーション・プログラムやシステム
プログラムに対するメモリ番地割付は制限がなくなる。
プログラムに対するメモリ番地割付は制限がなくなる。
の効果がある。
図は本発明による番地設定方式を実現する装置の一実施
例の構成を示す図である。
例の構成を示す図である。
Claims (1)
- 【特許請求の範囲】 所望の番地を格納できるメモリ手段を備え、ベクタテー
ブルを参照すべきことを検出した時に。 上記メモリ手段に格納された番地を上記ベクタテーブル
の設定番地として出力するようにしたことを特徴とする
計算機のベクタテーブルの番地設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183844A JPS5885987A (ja) | 1981-11-18 | 1981-11-18 | 計算機のベクタテ−ブルの番地設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183844A JPS5885987A (ja) | 1981-11-18 | 1981-11-18 | 計算機のベクタテ−ブルの番地設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885987A true JPS5885987A (ja) | 1983-05-23 |
Family
ID=16142823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56183844A Pending JPS5885987A (ja) | 1981-11-18 | 1981-11-18 | 計算機のベクタテ−ブルの番地設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885987A (ja) |
-
1981
- 1981-11-18 JP JP56183844A patent/JPS5885987A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPS5827253A (ja) | デ−タ処理装置 | |
| EP0157342A2 (en) | Memory address expansion system | |
| JP2967825B2 (ja) | マイクロコンピュータ | |
| JPH04237346A (ja) | マイクロプロセッサシステム | |
| JP3182906B2 (ja) | マイクロコンピュータ | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPS605369A (ja) | メモリ制御方式 | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPH0720977A (ja) | システムセットアップ式コンピュータ機器 | |
| JPS60159954A (ja) | メモリ制御方式 | |
| JPS62172457A (ja) | バス接続装置 | |
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPS6254349A (ja) | アドレス変更方式 | |
| JPH01204118A (ja) | 情報処理装置 | |
| JPH01120628A (ja) | データ処理装置 | |
| JPS62126455A (ja) | 入出力ポ−ト | |
| JPS5949252U (ja) | アドレス制御装置 | |
| JPS63266568A (ja) | Ｄｍａコントローラ | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPH01261761A (ja) | コンピュータ装置 | |
| JPS6318439A (ja) | 情報処理装置 | |
| JPS62226345A (ja) | 入出力メモリアクセス用ｌｓｉ |