JPH07211508A - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法Info
- Publication number
- JPH07211508A JPH07211508A JP6005081A JP508194A JPH07211508A JP H07211508 A JPH07211508 A JP H07211508A JP 6005081 A JP6005081 A JP 6005081A JP 508194 A JP508194 A JP 508194A JP H07211508 A JPH07211508 A JP H07211508A
- Authority
- JP
- Japan
- Prior art keywords
- slit groove
- vertical slit
- electrode layer
- insulating substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000011241 protective layer Substances 0.000 claims abstract description 13
- 230000002250 progressing effect Effects 0.000 claims description 2
- 235000021110 pickles Nutrition 0.000 claims 1
- 238000009966 trimming Methods 0.000 abstract description 7
- 238000007747 plating Methods 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract 1
- 238000001035 drying Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】 裏面電極層を有するチップ抵抗器の製造方法
において、複数の抵抗素子が形成された絶縁基板の棒状
片への分割を確実且つ精度良く行える方法を提供する。 【構成】 表面に縦横スリット溝を有する絶縁基板の裏
面に、上記縦スリット溝の直下部を含まないように裏面
電極層を形成するようにした。
において、複数の抵抗素子が形成された絶縁基板の棒状
片への分割を確実且つ精度良く行える方法を提供する。 【構成】 表面に縦横スリット溝を有する絶縁基板の裏
面に、上記縦スリット溝の直下部を含まないように裏面
電極層を形成するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、チップ抵抗器の製造方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】従来のチップ抵抗器の製造は、次のよう
に行われている。 （ａ）縦スリット溝及び横スリット溝１ａ，１ｂが設け
られたアルミナ等の絶縁基板１の表面１Ｓにおいて、図
３に示すように、上記縦横スリット溝１ａ，１ｂによっ
て区画される１個のチップ抵抗器に相当する単位領域Ａ
の縦方向に並ぶ各単位領域Ａ間で独立し、且つ上記縦ス
リット溝１ａの両側に跨るように、導電ペーストを印刷
・焼成して表面電極層２を形成する一方、図１０に示す
ように、上記表面電極層２と上記絶縁基板１を挟んで対
向する該絶縁基板１の裏面１Ｂにおける位置、即ち上記
絶縁基板１の表面１Ｓの縦スリット溝１ａの直下部を跨
いで両側に上記表面電極層２と同様にして裏面電極層
３’を形成する。
に行われている。 （ａ）縦スリット溝及び横スリット溝１ａ，１ｂが設け
られたアルミナ等の絶縁基板１の表面１Ｓにおいて、図
３に示すように、上記縦横スリット溝１ａ，１ｂによっ
て区画される１個のチップ抵抗器に相当する単位領域Ａ
の縦方向に並ぶ各単位領域Ａ間で独立し、且つ上記縦ス
リット溝１ａの両側に跨るように、導電ペーストを印刷
・焼成して表面電極層２を形成する一方、図１０に示す
ように、上記表面電極層２と上記絶縁基板１を挟んで対
向する該絶縁基板１の裏面１Ｂにおける位置、即ち上記
絶縁基板１の表面１Ｓの縦スリット溝１ａの直下部を跨
いで両側に上記表面電極層２と同様にして裏面電極層
３’を形成する。
【０００３】（ｂ）次に、図４に示すように、横方向に
隣合う上記表面電極層２間に跨って抵抗ペーストを印刷
・焼成して抵抗体層４を形成する。そして、トリミング
により上記抵抗体層４にトリミング溝４ａを設けること
により上記表面電極層２間の抵抗値調整を行い、上記抵
抗体層４上に上記トリミング溝４ａを埋設して保護層
５’を形成する。
隣合う上記表面電極層２間に跨って抵抗ペーストを印刷
・焼成して抵抗体層４を形成する。そして、トリミング
により上記抵抗体層４にトリミング溝４ａを設けること
により上記表面電極層２間の抵抗値調整を行い、上記抵
抗体層４上に上記トリミング溝４ａを埋設して保護層
５’を形成する。
【０００４】（ｃ）次に、特公昭６３−３２６０２号公
報に記載され且つ図５に示すように、上記絶縁基板１を
その縦スリット溝１ａにおいて、該絶縁基板１の表面１
Ｓ側及び裏面１Ｂ側にそれぞれ大径ローラＲ及び小径ロ
ーラｒを配置し、これら大径ローラＲ及び小径ローラｒ
によって上記絶縁基板１を押圧することにより、上記絶
縁基板１の表面１Ｓ側から裏面１Ｂ側へ亀裂を進行さ
せ、上記縦スリット溝１ａに沿ってブレイクして棒状片
１’とする。
報に記載され且つ図５に示すように、上記絶縁基板１を
その縦スリット溝１ａにおいて、該絶縁基板１の表面１
Ｓ側及び裏面１Ｂ側にそれぞれ大径ローラＲ及び小径ロ
ーラｒを配置し、これら大径ローラＲ及び小径ローラｒ
によって上記絶縁基板１を押圧することにより、上記絶
縁基板１の表面１Ｓ側から裏面１Ｂ側へ亀裂を進行さ
せ、上記縦スリット溝１ａに沿ってブレイクして棒状片
１’とする。
【０００５】（ｄ）そして、上記棒状片１’の両側面に
導体ペーストを印刷・焼成して側面電極層を形成する。
（ｆ）次に、上記棒状片１’を、その縦スリット溝１ａ
に沿って分割することにより個々のチップ片とし、露出
する上記表面電極層２、裏面電極層３’及び側面電極層
上にメッキ層を形成し、チップ抵抗器とする。
導体ペーストを印刷・焼成して側面電極層を形成する。
（ｆ）次に、上記棒状片１’を、その縦スリット溝１ａ
に沿って分割することにより個々のチップ片とし、露出
する上記表面電極層２、裏面電極層３’及び側面電極層
上にメッキ層を形成し、チップ抵抗器とする。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の方法に従ってチップ抵抗器を製造すると、上記
（ａ）の工程で裏面電極層３’が、絶縁基板１の裏面１
Ｂにおいて、該絶縁基板１の表面１Ｓの縦スリット溝１
ａの直下部を跨ぐように覆って両側へ形成され、上記
（ｃ）の工程で上記絶縁基板１を上記縦スリット溝１ａ
に沿って、該絶縁基板１の表面１Ｓ側から裏面１Ｂ側に
亀裂を進行させて棒状片１’にブレイクすると、上記裏
面電極層３’が補強層として作用し、完全に分割されず
に棒状片１’同志が裏面電極層３’で連結された状態と
なる分割ミスが生じたり、裏面電極層３’にヒゲもしく
は剥離が生じたりする。そこで、上記大小径ローラＲ，
ｒによる押圧力を高くして確実に分割しようとすると、
斜め割れが生じ易くなり、破断面形状が劣化するのであ
る。このような絶縁基板１の分割ミスの問題は、チップ
抵抗器の生産性の向上を妨げる大きな要因となっている
のが現状である。
来の方法に従ってチップ抵抗器を製造すると、上記
（ａ）の工程で裏面電極層３’が、絶縁基板１の裏面１
Ｂにおいて、該絶縁基板１の表面１Ｓの縦スリット溝１
ａの直下部を跨ぐように覆って両側へ形成され、上記
（ｃ）の工程で上記絶縁基板１を上記縦スリット溝１ａ
に沿って、該絶縁基板１の表面１Ｓ側から裏面１Ｂ側に
亀裂を進行させて棒状片１’にブレイクすると、上記裏
面電極層３’が補強層として作用し、完全に分割されず
に棒状片１’同志が裏面電極層３’で連結された状態と
なる分割ミスが生じたり、裏面電極層３’にヒゲもしく
は剥離が生じたりする。そこで、上記大小径ローラＲ，
ｒによる押圧力を高くして確実に分割しようとすると、
斜め割れが生じ易くなり、破断面形状が劣化するのであ
る。このような絶縁基板１の分割ミスの問題は、チップ
抵抗器の生産性の向上を妨げる大きな要因となっている
のが現状である。
【０００７】本発明は、チップ抵抗器の製造方法におい
て、上記絶縁基板を棒状片にするブレイクを確実且つ精
度良く行い得る技術を提供することを目的とする。
て、上記絶縁基板を棒状片にするブレイクを確実且つ精
度良く行い得る技術を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成すべくなされたもので、次の製造方法に係るものであ
る。 表面に設けられた縦スリット溝及び横スリット溝を
有する絶縁基板に、その裏面において、上記縦スリット
溝及び横スリット溝によって区画される１個のチップ抵
抗器に相当する単位領域に対応する領域の両端部に、上
記表面の縦スリット溝の直下部から離間して裏面電極層
を形成する一方、上記絶縁基板の表面において、縦方向
に並ぶ上記各単位領域毎に独立し、且つ縦スリット溝の
両端に跨るように表面電極層を形成する工程と、横方向
に隣合う上記表面電極間に跨って抵抗体層を形成する工
程と、上記抵抗体層上に保護層を形成する工程と、上記
絶縁基板をその縦スリット溝において表面側から裏面側
へ亀裂を進行させて分割して棒状片とする工程と、上記
棒状片の長手方向に沿う両側部のそれぞれを導電ペース
トに浸漬することにより側面電極層を形成する工程と、
上記棒状片を上記横スリット溝に沿って分割することに
より個々のチップ抵抗器とする工程と、を有するチップ
抵抗器の製造方法。
成すべくなされたもので、次の製造方法に係るものであ
る。 表面に設けられた縦スリット溝及び横スリット溝を
有する絶縁基板に、その裏面において、上記縦スリット
溝及び横スリット溝によって区画される１個のチップ抵
抗器に相当する単位領域に対応する領域の両端部に、上
記表面の縦スリット溝の直下部から離間して裏面電極層
を形成する一方、上記絶縁基板の表面において、縦方向
に並ぶ上記各単位領域毎に独立し、且つ縦スリット溝の
両端に跨るように表面電極層を形成する工程と、横方向
に隣合う上記表面電極間に跨って抵抗体層を形成する工
程と、上記抵抗体層上に保護層を形成する工程と、上記
絶縁基板をその縦スリット溝において表面側から裏面側
へ亀裂を進行させて分割して棒状片とする工程と、上記
棒状片の長手方向に沿う両側部のそれぞれを導電ペース
トに浸漬することにより側面電極層を形成する工程と、
上記棒状片を上記横スリット溝に沿って分割することに
より個々のチップ抵抗器とする工程と、を有するチップ
抵抗器の製造方法。
【０００９】 表面に設けられた縦スリット溝及び横
スリット溝と、裏面に設けられた上記表面の縦スリット
溝と対応する縦スリット溝とを有する絶縁基板に、その
裏面において、上記表面の縦スリット溝及び横スリット
溝によって区画される１個のチップ抵抗器に相当する単
位領域に対応する領域毎に独立し、且つ上記裏面の縦ス
リット溝と離間して裏面電極層を形成する一方、上記絶
縁基板の表面において、縦方向に並ぶ上記各単位領域毎
に独立し、且つ上記表面の縦スリット溝の両端に跨るよ
うに表面電極層を形成する工程と、横方向に隣合う上記
表面電極間に跨って抵抗体層を形成する工程と、上記抵
抗体層上に保護層を形成する工程と、上記絶縁基板をそ
の縦スリット溝において表面側から裏面側へ亀裂を進行
させて分割して棒状片とする工程と、上記棒状片の長手
方向に沿う両側部のそれぞれを導電ペーストに浸漬する
ことにより側面電極層を形成する工程と、上記棒状片を
上記横スリット溝に沿って分割することにより個々のチ
ップ抵抗器とする工程と、を有するチップ抵抗器の製造
方法。
スリット溝と、裏面に設けられた上記表面の縦スリット
溝と対応する縦スリット溝とを有する絶縁基板に、その
裏面において、上記表面の縦スリット溝及び横スリット
溝によって区画される１個のチップ抵抗器に相当する単
位領域に対応する領域毎に独立し、且つ上記裏面の縦ス
リット溝と離間して裏面電極層を形成する一方、上記絶
縁基板の表面において、縦方向に並ぶ上記各単位領域毎
に独立し、且つ上記表面の縦スリット溝の両端に跨るよ
うに表面電極層を形成する工程と、横方向に隣合う上記
表面電極間に跨って抵抗体層を形成する工程と、上記抵
抗体層上に保護層を形成する工程と、上記絶縁基板をそ
の縦スリット溝において表面側から裏面側へ亀裂を進行
させて分割して棒状片とする工程と、上記棒状片の長手
方向に沿う両側部のそれぞれを導電ペーストに浸漬する
ことにより側面電極層を形成する工程と、上記棒状片を
上記横スリット溝に沿って分割することにより個々のチ
ップ抵抗器とする工程と、を有するチップ抵抗器の製造
方法。
【００１０】
【作用】上記のように、裏面電極層を、絶縁基板裏面に
おける該絶縁基板表面に設けられた縦スリット溝の直下
部と離間して直下部の両側に該直下部を挟むように形成
するので、上記絶縁基板をその縦スリット溝に沿って表
面側から裏面側に亀裂を進行させて棒状片に分割すると
き、上記亀裂は、上記絶縁基板裏面に縦スリット溝を設
けていないときは、上記表面の縦スリット溝の底部と上
記直下部を挟む裏面電極層との間が最も強度が弱くこの
間で生じることとなり、また、上記絶縁基板裏面におけ
る上記表面の縦スリット溝の直下部に縦スリット溝を設
けるときは、上記表面の縦スリット溝の底部と上記裏面
の縦スリット溝の底部との間が最も強度が弱くこの間で
生じることとなる。上記のように絶縁基板の棒状片への
分割が縦スリット溝を通る垂直平面で最も強度を弱くし
得るので、上記亀裂を確実に縦スリット溝に沿って発生
させることができる。また、上記絶縁基板の縦スリット
溝の直下部から離間して上記裏面電極層が形成されてい
るので、比較的弱い圧力により、上記絶縁基板を棒状片
に確実に分割し得、更に上記絶縁基板の斜め割れ、上記
裏面電極層の剥離等が生じることもない。
おける該絶縁基板表面に設けられた縦スリット溝の直下
部と離間して直下部の両側に該直下部を挟むように形成
するので、上記絶縁基板をその縦スリット溝に沿って表
面側から裏面側に亀裂を進行させて棒状片に分割すると
き、上記亀裂は、上記絶縁基板裏面に縦スリット溝を設
けていないときは、上記表面の縦スリット溝の底部と上
記直下部を挟む裏面電極層との間が最も強度が弱くこの
間で生じることとなり、また、上記絶縁基板裏面におけ
る上記表面の縦スリット溝の直下部に縦スリット溝を設
けるときは、上記表面の縦スリット溝の底部と上記裏面
の縦スリット溝の底部との間が最も強度が弱くこの間で
生じることとなる。上記のように絶縁基板の棒状片への
分割が縦スリット溝を通る垂直平面で最も強度を弱くし
得るので、上記亀裂を確実に縦スリット溝に沿って発生
させることができる。また、上記絶縁基板の縦スリット
溝の直下部から離間して上記裏面電極層が形成されてい
るので、比較的弱い圧力により、上記絶縁基板を棒状片
に確実に分割し得、更に上記絶縁基板の斜め割れ、上記
裏面電極層の剥離等が生じることもない。
【００１１】また、上記棒状片へ分割した後に、該棒状
片の両側部のそれぞれを導体ペーストに浸漬することに
より側面電極層を形成するので、裏面電極層が上記棒状
片の側面から離間した位置に形成されていても、上記裏
面電極層と側面電極層との接続を確実にとれる。
片の両側部のそれぞれを導体ペーストに浸漬することに
より側面電極層を形成するので、裏面電極層が上記棒状
片の側面から離間した位置に形成されていても、上記裏
面電極層と側面電極層との接続を確実にとれる。
【００１２】
【実施例】以下実施例を示し、本発明の特徴とするとこ
ろをより詳細に説明する。図１に示すように、本発明の
実施例により得られるチップ抵抗器は、例えば次のよう
な構成を有するものである。即ち、絶縁基板１と、該絶
縁基板１表面の両端部に絶縁基板１の端縁から中央部に
向かって形成された一対の表面電極層２と、上記絶縁基
板１裏面の両端部に絶縁基板１の端縁から離間して形成
された一対の裏面電極層３と、上記一対の表面電極層２
に跨って形成される抵抗体層４と、該抵抗体層４上に形
成された第１及び第２の保護層５ａ，５ｂと、上記絶縁
基板１の両端面に上記表面電極層２と上記裏面電極層３
とに接続するように形成された側面電極層６と、上記表
面電極層２、裏面電極層３及び側面電極層６の露出部上
に形成されたニッケルメッキ層７ａ及び半田メッキ層７
ｂと、から構成される。
ろをより詳細に説明する。図１に示すように、本発明の
実施例により得られるチップ抵抗器は、例えば次のよう
な構成を有するものである。即ち、絶縁基板１と、該絶
縁基板１表面の両端部に絶縁基板１の端縁から中央部に
向かって形成された一対の表面電極層２と、上記絶縁基
板１裏面の両端部に絶縁基板１の端縁から離間して形成
された一対の裏面電極層３と、上記一対の表面電極層２
に跨って形成される抵抗体層４と、該抵抗体層４上に形
成された第１及び第２の保護層５ａ，５ｂと、上記絶縁
基板１の両端面に上記表面電極層２と上記裏面電極層３
とに接続するように形成された側面電極層６と、上記表
面電極層２、裏面電極層３及び側面電極層６の露出部上
に形成されたニッケルメッキ層７ａ及び半田メッキ層７
ｂと、から構成される。
【００１３】上記チップ抵抗器は、次の工程により製造
されることができる。 （イ）表面１Ｓに設けられた縦スリット溝１ａ及び横ス
リット溝１ｂを有するアルミナ等からなる絶縁基板１
に、図２（ａ）に示すように、その裏面１Ｂにおいて、
上記表面１Ｓの縦スリット溝１ａ及び横スリット溝１ｂ
によって区画される１個のチップ抵抗器に相当する単位
領域Ａに対応する領域Ａ’の両端部に、上記表面１Ｓの
縦スリット溝１ａの直下部から離間してメタルグレーズ
系等の導電ペーストを印刷・乾燥・焼成して裏面電極層
３を形成する一方、図３に示すように、上記絶縁基板１
の表面１Ｓにおいて、縦方向に並ぶ上記各単位領域Ａ毎
に独立し、且つ縦スリット溝１ａの両端に跨るようにメ
タルグレーズ系等の導電ペーストを印刷・乾燥・焼成し
て表面電極層２を形成する。このとき、図２（ｂ）に示
すように、上記絶縁基板１の裏面１Ｂに、上記表面１Ｓ
の縦スリット溝１ａと対応する裏面１Ｂの縦スリット溝
１ｃを設け、更に必要に応じて上記表面１Ｓの横スリッ
ト溝１ｂに対応する裏面１Ｂの横スリット溝１ｄを設
け、上記裏面１Ｂにおいて、上記単位領域Ａに対応する
領域Ａ’毎に独立し、且つ上記裏面の縦スリット溝１ｃ
と離間して上記裏面電極層３を形成してもよい。また、
ここでは上記裏面電極層３を上記絶縁基板１の裏面１Ｂ
において、上記単位領域Ａに相当する領域Ａ’毎に独立
して形成しているが、裏面電極層３を縦スリット溝１１
ａと平行に帯状に連続的に形成してもよい。
されることができる。 （イ）表面１Ｓに設けられた縦スリット溝１ａ及び横ス
リット溝１ｂを有するアルミナ等からなる絶縁基板１
に、図２（ａ）に示すように、その裏面１Ｂにおいて、
上記表面１Ｓの縦スリット溝１ａ及び横スリット溝１ｂ
によって区画される１個のチップ抵抗器に相当する単位
領域Ａに対応する領域Ａ’の両端部に、上記表面１Ｓの
縦スリット溝１ａの直下部から離間してメタルグレーズ
系等の導電ペーストを印刷・乾燥・焼成して裏面電極層
３を形成する一方、図３に示すように、上記絶縁基板１
の表面１Ｓにおいて、縦方向に並ぶ上記各単位領域Ａ毎
に独立し、且つ縦スリット溝１ａの両端に跨るようにメ
タルグレーズ系等の導電ペーストを印刷・乾燥・焼成し
て表面電極層２を形成する。このとき、図２（ｂ）に示
すように、上記絶縁基板１の裏面１Ｂに、上記表面１Ｓ
の縦スリット溝１ａと対応する裏面１Ｂの縦スリット溝
１ｃを設け、更に必要に応じて上記表面１Ｓの横スリッ
ト溝１ｂに対応する裏面１Ｂの横スリット溝１ｄを設
け、上記裏面１Ｂにおいて、上記単位領域Ａに対応する
領域Ａ’毎に独立し、且つ上記裏面の縦スリット溝１ｃ
と離間して上記裏面電極層３を形成してもよい。また、
ここでは上記裏面電極層３を上記絶縁基板１の裏面１Ｂ
において、上記単位領域Ａに相当する領域Ａ’毎に独立
して形成しているが、裏面電極層３を縦スリット溝１１
ａと平行に帯状に連続的に形成してもよい。
【００１４】（ロ）次に、図４に示すように、上記絶縁
基板１の表面１Ｓにおいて、横方向に隣合う上記表面電
極間２に跨って抵抗ペーストを印刷・乾燥・焼成して抵
抗体層４を形成する （ハ）次に、上記図４に示すように、必要に応じて上記
抵抗体層４上にガラスペーストを印刷・乾燥・焼成して
第１の保護層５ａ（ここでは図示しない）を形成した後
に、レーザトリミングにより上記抵抗体層４の一部を除
去してトリミング溝４ａを形成し、当該抵抗体層４の抵
抗値調整を行い、続いて上記抵抗値調整された抵抗体層
４上に、上記トリミング溝４ａを埋設してガラスペース
トもしくは樹脂ペーストを印刷し、乾燥・焼成もしくは
熱硬化して第２の保護層５ｂを形成する。このとき、上
記第２の保護層５ｂを複数層に積層して形成してもよ
い。また、必要に応じて、上記第２の保護層５ｂに抵抗
値等を表示する標印層を設けてもよい。
基板１の表面１Ｓにおいて、横方向に隣合う上記表面電
極間２に跨って抵抗ペーストを印刷・乾燥・焼成して抵
抗体層４を形成する （ハ）次に、上記図４に示すように、必要に応じて上記
抵抗体層４上にガラスペーストを印刷・乾燥・焼成して
第１の保護層５ａ（ここでは図示しない）を形成した後
に、レーザトリミングにより上記抵抗体層４の一部を除
去してトリミング溝４ａを形成し、当該抵抗体層４の抵
抗値調整を行い、続いて上記抵抗値調整された抵抗体層
４上に、上記トリミング溝４ａを埋設してガラスペース
トもしくは樹脂ペーストを印刷し、乾燥・焼成もしくは
熱硬化して第２の保護層５ｂを形成する。このとき、上
記第２の保護層５ｂを複数層に積層して形成してもよ
い。また、必要に応じて、上記第２の保護層５ｂに抵抗
値等を表示する標印層を設けてもよい。
【００１５】（ニ）次に、例えば、特公昭６３−３２６
０２号公報に記載され且つ図５に示すように、大径ロー
ラＲ及び小径ローラｒを対向配置し、上記絶縁基板１
を、その表面１Ｓ及び裏面１Ｂがそれぞれ大径ローラＲ
及び小径ローラｒ側になるようにして、該大径ローラＲ
及び小径ローラｒ間にて挟圧し、上記表面１Ｓの縦スリ
ット溝１ａに沿って、上記絶縁基板１を、その表面１Ｓ
側から裏面１Ｂ側へ亀裂を進行させてブレイクして棒状
片１’とする。
０２号公報に記載され且つ図５に示すように、大径ロー
ラＲ及び小径ローラｒを対向配置し、上記絶縁基板１
を、その表面１Ｓ及び裏面１Ｂがそれぞれ大径ローラＲ
及び小径ローラｒ側になるようにして、該大径ローラＲ
及び小径ローラｒ間にて挟圧し、上記表面１Ｓの縦スリ
ット溝１ａに沿って、上記絶縁基板１を、その表面１Ｓ
側から裏面１Ｂ側へ亀裂を進行させてブレイクして棒状
片１’とする。
【００１６】（ホ）次に、例えば特公平３−５２２０１
号に記載され且つ図６に示すように、外周面に切欠溝Ｌ
１を刻設した塗布ローラＬの上記切欠溝Ｌ１にメタルグ
レーズ系ペースト、導電性樹脂ペースト等の導電ペース
トＰを充填させ、この切欠溝Ｌ１内に上記棒状片１’の
両側部１’ａ，１’ｂのそれぞれを、上記導電ペースト
Ｐが上記裏面電極層３に塗着する程度押し込むことによ
り浸漬し、乾燥・焼成或いは熱硬化して、図７に示すよ
うに、上記棒状片１’の両側部１’ａ，１’ｂのそれぞ
れに側面電極層６を形成する。
号に記載され且つ図６に示すように、外周面に切欠溝Ｌ
１を刻設した塗布ローラＬの上記切欠溝Ｌ１にメタルグ
レーズ系ペースト、導電性樹脂ペースト等の導電ペース
トＰを充填させ、この切欠溝Ｌ１内に上記棒状片１’の
両側部１’ａ，１’ｂのそれぞれを、上記導電ペースト
Ｐが上記裏面電極層３に塗着する程度押し込むことによ
り浸漬し、乾燥・焼成或いは熱硬化して、図７に示すよ
うに、上記棒状片１’の両側部１’ａ，１’ｂのそれぞ
れに側面電極層６を形成する。
【００１７】（ト）次に、上記棒状片１ｃを、その横ス
リット溝１ｂに沿って分割することにより個々のチップ
片とし、上記図１に示すように、上記表面電極層２、裏
面電極層３及び側面電極層６の露出部上に、例えばニッ
ケルメッキ層７ａ及び半田メッキ層７ｂを順次形成して
チップ抵抗器を得る。尚、本発明の方法は、ネットワー
クタイプのチップ抵抗器にも適用し得る。例えば、１チ
ップに抵抗体層を２つ並設するネットワークチップ抵抗
器を製造する場合は、図８に示すように、表面１１Ｓに
縦スリット溝１１ａ及び横スリット溝１１ｂを有し、該
縦スリット溝１１ａ上に沿って複数の貫通孔ｓが、上記
縦スリット溝１１ａ及び横スリット溝１１ｂにより区画
され１個のネットワークチップ抵抗器に相当する単位領
域Ｂの両端の縦スリット溝１１ａの中央部並びに縦スリ
ット溝１１ａ及び横スリット溝１１ｂの交点に設けられ
た絶縁基板１１の表面１１Ｓに、上記貫通孔ｓ間毎に独
立し、且つ上記縦スリット溝１１ａの両側に跨がるよう
に導体ペーストを印刷・乾燥・焼成して表面電極層１２
を形成し、横方向に隣合う上記表面電極層１２に跨って
抵抗ペーストを印刷・乾燥・焼成して抵抗体層１４を形
成する一方、図９に示すように、上記絶縁基板１１の裏
面１１Ｂにおいて、単位領域Ｂに対応する領域Ｂ’の両
端部に、上記表面１１Ｓの縦スリット溝１ａの直下部か
ら離間して導電ペーストを印刷・乾燥・焼成して裏面電
極層１３を形成する。以下、上記（ハ）〜（ト）の工程
に従ってネットワークチップ抵抗器を得る。
リット溝１ｂに沿って分割することにより個々のチップ
片とし、上記図１に示すように、上記表面電極層２、裏
面電極層３及び側面電極層６の露出部上に、例えばニッ
ケルメッキ層７ａ及び半田メッキ層７ｂを順次形成して
チップ抵抗器を得る。尚、本発明の方法は、ネットワー
クタイプのチップ抵抗器にも適用し得る。例えば、１チ
ップに抵抗体層を２つ並設するネットワークチップ抵抗
器を製造する場合は、図８に示すように、表面１１Ｓに
縦スリット溝１１ａ及び横スリット溝１１ｂを有し、該
縦スリット溝１１ａ上に沿って複数の貫通孔ｓが、上記
縦スリット溝１１ａ及び横スリット溝１１ｂにより区画
され１個のネットワークチップ抵抗器に相当する単位領
域Ｂの両端の縦スリット溝１１ａの中央部並びに縦スリ
ット溝１１ａ及び横スリット溝１１ｂの交点に設けられ
た絶縁基板１１の表面１１Ｓに、上記貫通孔ｓ間毎に独
立し、且つ上記縦スリット溝１１ａの両側に跨がるよう
に導体ペーストを印刷・乾燥・焼成して表面電極層１２
を形成し、横方向に隣合う上記表面電極層１２に跨って
抵抗ペーストを印刷・乾燥・焼成して抵抗体層１４を形
成する一方、図９に示すように、上記絶縁基板１１の裏
面１１Ｂにおいて、単位領域Ｂに対応する領域Ｂ’の両
端部に、上記表面１１Ｓの縦スリット溝１ａの直下部か
ら離間して導電ペーストを印刷・乾燥・焼成して裏面電
極層１３を形成する。以下、上記（ハ）〜（ト）の工程
に従ってネットワークチップ抵抗器を得る。
【００１８】
【発明の効果】本発明によれば、絶縁基板を縦スリット
溝に沿って、該絶縁基板の表面側から裏面側に亀裂を進
行させて棒状片に分割するとき、上記絶縁基板の裏面に
おける分割線、即ち上記縦スリット溝の直下部と離間し
て裏面電極層を形成するので、上記棒状片への分割を比
較的小さな圧力を加えるだけで確実且つ正確に行うこと
ができる。従って、絶縁基板を棒状片へ分割するための
付加的作業の必要がなくなり、生産性を向上し得るので
ある。
溝に沿って、該絶縁基板の表面側から裏面側に亀裂を進
行させて棒状片に分割するとき、上記絶縁基板の裏面に
おける分割線、即ち上記縦スリット溝の直下部と離間し
て裏面電極層を形成するので、上記棒状片への分割を比
較的小さな圧力を加えるだけで確実且つ正確に行うこと
ができる。従って、絶縁基板を棒状片へ分割するための
付加的作業の必要がなくなり、生産性を向上し得るので
ある。
【図１】本発明の実施例により得られるチップ抵抗器の
（ａ）斜視図及び（ｂ）Ｘ−Ｘ断面図である。
（ａ）斜視図及び（ｂ）Ｘ−Ｘ断面図である。
【図２】本発明の実施例において、（ａ）裏面電極層の
形成パターンを示す絶縁基板の下面図及び（ｂ）絶縁基
板の裏面に縦横スリット溝を設けたときの裏面電極層の
形成パターンを示す絶縁基板の下面図である。
形成パターンを示す絶縁基板の下面図及び（ｂ）絶縁基
板の裏面に縦横スリット溝を設けたときの裏面電極層の
形成パターンを示す絶縁基板の下面図である。
【図３】絶縁基板の表面に表面電極層を形成した状態を
示す絶縁基板の上面図である。
示す絶縁基板の上面図である。
【図４】絶縁基板の表面に抵抗体層及び保護層を形成し
た状態を示す絶縁基板の上面図である。
た状態を示す絶縁基板の上面図である。
【図５】絶縁基板を棒状片に分割する工程を説明する正
面図である。
面図である。
【図６】棒状片に側面電極層を形成する工程を説明する
正面図である。
正面図である。
【図７】棒状片に側面電極層を形成した状態を示す上面
図である。
図である。
【図８】本発明の他の実施例において、絶縁基板の表面
に表面電極層及び抵抗体層を形成した状態を示す絶縁基
板の上面図である。
に表面電極層及び抵抗体層を形成した状態を示す絶縁基
板の上面図である。
【図９】本発明の他の実施例において、絶縁基板の裏面
に裏面電極層を形成した状態を示す絶縁基板の下面図で
ある。
に裏面電極層を形成した状態を示す絶縁基板の下面図で
ある。
【図１０】従来の方法における裏面電極層の形成パター
ンを示す絶縁基板の下面図である。
ンを示す絶縁基板の下面図である。
１，１１ 絶縁基板 １ａ，１１ａ 縦スリット溝 １ｂ，１１ｂ 横スリット溝 ２，１２ 表面電極層 ３，１３ 裏面電極層 ４，１４ 抵抗体層 ６ 側面電極層
Claims (2)
- 【請求項１】 表面に設けられた縦スリット溝及び横ス
リット溝を有する絶縁基板に、その裏面において、上記
縦スリット溝及び横スリット溝によって区画される１個
のチップ抵抗器に相当する単位領域に対応する領域の両
端部に、上記表面の縦スリット溝の直下部から離間して
裏面電極層を形成する一方、上記絶縁基板の表面におい
て、縦方向に並ぶ上記各単位領域毎に独立し、且つ縦ス
リット溝の両端に跨るように表面電極層を形成する工程
と、 横方向に隣合う上記表面電極間に跨って抵抗体層を形成
する工程と、 上記抵抗体層上に保護層を形成する工程と、 上記絶縁基板をその縦スリット溝において表面側から裏
面側へ亀裂を進行させて分割して棒状片とする工程と、 上記棒状片の長手方向に沿う両側部のそれぞれを導電ペ
ーストに浸漬することにより側面電極層を形成する工程
と、 上記棒状片を上記横スリット溝に沿って分割することに
より個々のチップ抵抗器とする工程と、 を有するチップ抵抗器の製造方法。 - 【請求項２】 表面に設けられた縦スリット溝及び横ス
リット溝と、裏面に設けられた上記表面の縦スリット溝
と対応する縦スリット溝とを有する絶縁基板に、その裏
面において、上記表面の縦スリット溝及び横スリット溝
によって区画される１個のチップ抵抗器に相当する単位
領域に対応する領域毎に独立し、且つ上記裏面の縦スリ
ット溝と離間して裏面電極層を形成する一方、上記絶縁
基板の表面において、縦方向に並ぶ上記各単位領域毎に
独立し、且つ上記表面の縦スリット溝の両端に跨るよう
に表面電極層を形成する工程と、 横方向に隣合う上記表面電極間に跨って抵抗体層を形成
する工程と、 上記抵抗体層上に保護層を形成する工程と、 上記絶縁基板をその縦スリット溝において表面側から裏
面側へ亀裂を進行させて分割して棒状片とする工程と、 上記棒状片の長手方向に沿う両側部のそれぞれを導電ペ
ーストに浸漬することにより側面電極層を形成する工程
と、 上記棒状片を上記横スリット溝に沿って分割することに
より個々のチップ抵抗器とする工程と、 を有するチップ抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6005081A JPH07211508A (ja) | 1994-01-21 | 1994-01-21 | チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6005081A JPH07211508A (ja) | 1994-01-21 | 1994-01-21 | チップ抵抗器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211508A true JPH07211508A (ja) | 1995-08-11 |
Family
ID=11601444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6005081A Pending JPH07211508A (ja) | 1994-01-21 | 1994-01-21 | チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211508A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386644B1 (ko) * | 1995-09-25 | 2003-08-19 | 로무 가부시키가이샤 | 1칩형복합전자부품및그의제조방법 |
| JP2017079252A (ja) * | 2015-10-20 | 2017-04-27 | Koa株式会社 | チップ抵抗器 |
-
1994
- 1994-01-21 JP JP6005081A patent/JPH07211508A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386644B1 (ko) * | 1995-09-25 | 2003-08-19 | 로무 가부시키가이샤 | 1칩형복합전자부품및그의제조방법 |
| JP2017079252A (ja) * | 2015-10-20 | 2017-04-27 | Koa株式会社 | チップ抵抗器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050158960A1 (en) | Resistor and method for fabricating the same | |
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| US7882621B2 (en) | Method for making chip resistor components | |
| US4910492A (en) | Electric laminar resistor and method of making same | |
| KR20030088496A (ko) | 다련 칩 저항기의 제조방법 | |
| CN101258564B (zh) | 芯片电阻器及其制造方法 | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JPS61227387A (ja) | サ−ジ吸収素子とその製造方法 | |
| JP3753252B2 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JP2633309B2 (ja) | チップ部品用セラミック製基板 | |
| JPH07183108A (ja) | チップ抵抗器の製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JP4504577B2 (ja) | チップ形抵抗器の製造方法 | |
| JPH09306710A (ja) | チップネットワーク電子部品 | |
| JPWO1997002579A1 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
| JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
| JPH0897018A (ja) | チップ型抵抗器の製造方法 | |
| JP2599948B2 (ja) | サーマルヘッドの製造方法 | |
| JPH07201539A (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0430161B2 (ja) | ||
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH01267058A (ja) | サーマルヘッドの製造方法 | |
| JP4795568B2 (ja) | チップ形抵抗ネットワークの製造方法 | |
| JP2003188002A (ja) | 抵抗器及び抵抗器の作製方法 |