JPH07211745A - ハイブリッドｉｃ - Google Patents

ハイブリッドｉｃ

Info

Publication number
JPH07211745A
JPH07211745A JP6004582A JP458294A JPH07211745A JP H07211745 A JPH07211745 A JP H07211745A JP 6004582 A JP6004582 A JP 6004582A JP 458294 A JP458294 A JP 458294A JP H07211745 A JPH07211745 A JP H07211745A
Authority
JP
Japan
Prior art keywords
hybrid
flip chip
bumps
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6004582A
Other languages
English (en)
Inventor
Naotoshi Kasuya
尚利 糟屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP6004582A priority Critical patent/JPH07211745A/ja
Publication of JPH07211745A publication Critical patent/JPH07211745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 フリップチップ搭載時の位置合わせの容易性
を向上させたハイブリッドＩＣ。 【構成】 ＩＣ厚膜ハイブリッド基板１の基板表面には
電極２ａを除いてオーバコートガラス３が印刷されるこ
とによりガイド孔３ａが形成されている。フリップチッ
プ４の筐体４ａの下面には下方に垂下するバンプ４ｂが
形成されており、前記挿入孔３ａにガイドされ電極２ａ
と接合される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はハイブリッドＩＣに関す
る。
【０００２】
【従来の技術】圧膜ハイブリッドＩＣ基板にフリップチ
ップを搭載する方法としては、図５に示すようにフリッ
プチップ４下部に突設された複数のバンプ４ｂを基板２
表面に設けられた電極２ａ上に搭載する方法がとられ
る。しかるに搭載時の位置決め法としてフリップチップ
４の外形を基準として行うため、同チップ部品の寸法誤
差が大きい場合、バンプ４ｂと電極２ａが位置ずれを生
じ回路的不良が発生する場合があった。
【０００３】
【発明が解決しようとする課題】本発明は上記の点に鑑
みなされたもので、圧膜ハイブリッド基板を改良し、フ
リップチップを搭載する際の位置決めを同チップの外形
寸法によらず、位置決め精度の高いフリップチップの実
装方法を提供するものである。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、前記基板上に前記電極上を除いてオーバコ
ートガラスを印刷してなることを特徴とする。
【０００５】
【作用】以上のように構成したので本発明によるフリッ
プチップの実装においては、ＩＣハイブリッド基板上の
電極とフリップチップのバンプとの位置合わせをオーバ
ーコートガラスに設けられた挿入孔にフリップチップの
バンプを嵌入することにより行えるため、正確な位置決
めが可能となるとともに同ハイブリッドＩＣの不良率の
低減を図ることができる。
【０００６】
【実施例】以下図面に基いて本発明による実施例を詳細
に説明する。図１は本発明によるＩＣハイブリッド基板
とフリップチップを示す斜視図である。図２はフリップ
チップ搭載時の断面図であり図３は搭載前の断面図であ
る。フリップチップ４の方形状の筐体４ａの下面には複
数の下方に垂下するバンプ４ｂが設けられている。厚膜
ＩＣハイブリッド基板１上には前記バンプに対応する複
数の電極２ａが突設されるとともに、同電極２ａを除い
てオーバコートガラス３が印刷されることにより、バン
プの挿入ガイド孔３ａが形成される。
【０００７】他の実施例として図４に示すように、オー
バコート５に設けられた挿入ガイド孔５ａの上端部周囲
を斜面とし、位置合わせの容易性を向上させた実施例も
ある。
【０００８】以上の構成により次にフリップチップの搭
載法について説明する。 フリップチップの前記バンプ
を基板のオーバーコート表面に設けられた前記孔３ａを
ガイドとして挿入したのち、基板の前記電極２ａ上に同
バンプの先端部を接合させハンダ付けにより同チップの
固定を行う。これにより電極２ａとバンプ４ｂは位置ズ
レを生じることなく電気的接合が計られフリップチップ
の搭載が完了する。
【０００９】
【発明の効果】以上に説明したように、本発明による厚
膜ＩＣハイブリッド基板においては、フリップチップの
バンプのガイドがオーバーコート表面に設けられた孔に
より形成され、同チップの搭載時において正確な位置決
めを行うことが可能となり、バンプと電極の接合が確実
に行え、接合不良による同厚膜ＩＣハブリッド基板の不
良率が低減できるとともに、不良率の低減によりコスト
ダウンにも繋げることができる。
【図面の簡単な説明】
【図１】本発明によるハイブリッドＩＣの一実施例を示
す斜視図である。
【図２】本発明によるハイブリッドＩＣの一実施例を示
す断面図である。
【図３】本発明によるハイブリッドＩＣの一実施例を示
す断面図である。
【図４】本発明によるハイブリッドＩＣの一実施例を示
す断面図である。
【図５】従来例によるハイブリッドＩＣの一実施例を示
す断面図である。
【符号の説明】
１ ＩＣハイブリッド基板 ２ 基板 ２ａ 電極 ３ オーバコートガラス ３ａ バンプガイド孔 ４ フリップチップ ４ａ チップ筐体 ４ｂ バンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板表面に形成された複数の電極に、同
    電極に対応するバンプを下面に形成したフリップチップ
    を搭載し同バンプと前記電極の電気的接合を行うハイブ
    リッドＩＣにおいて、前記基板上に前記電極上を除いて
    オーバコートガラスを印刷し前記バンプのガイド孔を形
    成してなることを特徴とするハイブリッドＩＣ。
  2. 【請求項２】 前記電極上に形成されるガイド孔の上
    端を斜面にしてなることを特徴とする請求項１記載のハ
    イブリッドＩＣ。
JP6004582A 1994-01-20 1994-01-20 ハイブリッドｉｃ Pending JPH07211745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6004582A JPH07211745A (ja) 1994-01-20 1994-01-20 ハイブリッドｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6004582A JPH07211745A (ja) 1994-01-20 1994-01-20 ハイブリッドｉｃ

Publications (1)

Publication Number Publication Date
JPH07211745A true JPH07211745A (ja) 1995-08-11

Family

ID=11588040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6004582A Pending JPH07211745A (ja) 1994-01-20 1994-01-20 ハイブリッドｉｃ

Country Status (1)

Country Link
JP (1) JPH07211745A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624512B2 (en) 2001-12-18 2003-09-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device and printed wired board for mounting the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624512B2 (en) 2001-12-18 2003-09-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device and printed wired board for mounting the same

Similar Documents

Publication Publication Date Title
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
US5107329A (en) Pin-grid array semiconductor device
JP3584470B2 (ja) フィルムキャリアテープの製造方法及び半導体装置の製造方法
JPH05335438A (ja) リードレスチップキャリア
JP3235451B2 (ja) 回路モジュールの製造方法及び回路モジュール
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2901955B1 (ja) 回路基板、基板実装方法及び回路アセンブリ
JPH05335437A (ja) 半導体装置
JPH04370995A (ja) Ｐｇａ型電子部品の面実装方法
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
JPH0677620A (ja) 電子部品実装構造
JPS6134254B2 (ja)
JPS61120489A (ja) フラツトパツケ−ジ型ｉｃ実装用基板
JP2773707B2 (ja) 混成集積回路装置の製造方法
JPH098080A (ja) Ｌｓｉ実装用構造体および半導体装置の実装方法
JP2885285B1 (ja) 集積回路パッケージ
JPS616890A (ja) チツプキヤリア実装構造
JPS63128578A (ja) ピン端子装着方法
JPH0349418Y2 (ja)
JPS60182753A (ja) 半導体装置
JPH09116040A (ja) 半導体装置用リードレス外囲器
JPH0536843U (ja) 集積回路用パツケージ
JPH06209159A (ja) 半導体素子実装用ハンダ形成方法