JPH07225672A - バレルシフタ及び制御方法 - Google Patents

バレルシフタ及び制御方法

Info

Publication number
JPH07225672A
JPH07225672A JP6018672A JP1867294A JPH07225672A JP H07225672 A JPH07225672 A JP H07225672A JP 6018672 A JP6018672 A JP 6018672A JP 1867294 A JP1867294 A JP 1867294A JP H07225672 A JPH07225672 A JP H07225672A
Authority
JP
Japan
Prior art keywords
shift
bit
selecting means
signal
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6018672A
Other languages
English (en)
Inventor
Toshio Sugimura
敏夫 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6018672A priority Critical patent/JPH07225672A/ja
Publication of JPH07225672A publication Critical patent/JPH07225672A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 大規模なハードウェアの追加や演算時間の増
加を招く事なく、同一資源の有効利用を図ることができ
るバレルシフタ及びその制御方法を提供すること。 【構成】 入力データに対してシフト側データ又は非シ
フト側データを選択する５段の選択手段１〜４，１０５
と、５段の選択手段１〜４，１０５のうち、何れの選択
手段によってもシフト側データが選択されない場合は、
入力されたマスクパターン１３のマスク信号１７を出力
し、５段の選択手段１〜４，１０５のうち、少なくとも
１つの選択手段によりシフト側データが選択された場合
は、第５の選択手段１０５に対するシフト許可信号１６
に応じて、シフト側データ又は非シフト側データを選択
するマスク信号１７を出力する制御部１５を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速な信号処理等で必
要となるデータの桁合わせを柔軟に行うことができるバ
レルシフタ及びその制御方法に関するものである。
【０００２】
【従来の技術】近年の信号処理アルゴリズムの複雑化に
より、高速な信号処理システムが求められている。従来
このような信号処理で扱うデータの桁合わせを柔軟に行
なう為に図４に示すようなバレルシフタが考案され、こ
れを応用したディジタル信号処理プロセッサが数多く考
案されている。
【０００３】以下、図面を参照しながら、上記した従来
のバレルシフタの一例について説明する。
【０００４】図４は、バレルシフタのブロック図であ
る。図４に示すように、バレルシフタは、入力データ１
１に対して左１ビットシフトを行なうための第１の選択
手段１、その第１の選択手段の出力データに対して左２
ビットシフトを行なうための第２の選択手段２、以下同
様に、左４ビットシフトを行なうための第３の選択手段
３、左８ビットシフトを行なうための第４の選択手段
４、右１６ビットシフトを行なうための第５の選択手段
５により構成されている。
【０００５】各選択手段には、第１の選択手段１の選択
制御を行なう第１の選択信号６、第２の選択手段２の選
択制御を行なう第２の選択信号７、第３の選択手段３の
選択制御を行なう第３の選択信号８、第４の選択手段４
の選択制御を行なう第４の選択信号９、第５の選択手段
５の選択制御を行なう第５の選択信号１０が、それぞれ
入力される。入力データ１１は、第１の選択手段１に入
力された後、各選択信号に応じてシフトされ、その結果
として出力データ１２が第５の選択手段５から出力され
る。
【０００６】図５は、図４に示すバレルシフタの第１選
択手段１から第５の選択手段５の内部構成を示すブロッ
ク図である。すなわち、各選択手段１〜５は、それぞれ
選択信号の反転信号を生成するインバータゲート１００
及び信号を選択するマルチプレクサ１０１により構成さ
れ、ビットｋ（ｋ：０〜１５）の信号（非シフト側デー
タ）１０２及び、ビットｋ−ｉ（ｉ：１，２，４，８，
−１６）の信号（シフト側データ）１０３の何れかを、
選択信号に応じて選択する。
【０００７】次に、以上のように構成された従来のバレ
ルシフタの動作について説明する。 （ケース１）まず、図４で第５の選択信号１０から第１
の選択信号６がｘ”１ｆ”の右１ビットシフトの場合の
動作を説明する。
【０００８】入力データ１１が１６ビットデータで第１
の選択信号６から第５の選択信号１０の値が全て”１”
の時、第１の選択手段１から第５の選択手段５まで全て
シフト動作を選択する。
【０００９】この時、第１の選択手段１は入力データ１
１の各ビットｋ（ｋ：０〜１５）に対してビットｋ−１
の値を選択し、結果として左１ビットシフトが実行され
る。
【００１０】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋ−２の値を選択し、結果とし
て左２ビットシフトが実行される。
【００１１】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋ−４の値を選択し、結果とし
て左４ビットシフトが実行される。
【００１２】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋ−８の値を選択し、結果とし
て左８ビットシフトが実行される。
【００１３】次に、第５の選択手段５は入力データの各
ビットｋに対してビットｋ＋１６の値を選択し、結果と
して右１６ビットシフトが実行される。
【００１４】以上のように、全ての選択手段１〜５がシ
フト動作を行なうことで最終的に右１ビットシフトが実
行される。 （ケース２）次に、右１６ビットシフトの場合の動作を
説明する。
【００１５】入力データ１１が１６ビットデータで第５
の選択信号１０から第１の選択信号６の値がｘ”１０”
の時、第１の選択手段１から第４の選択手段４までは全
て非シフト動作を選択し、第５の選択手段５のみシフト
動作を選択する。
【００１６】この時、第１の選択手段１は入力データ１
１の各ビットｋ（ｋ：０〜１５）に対してビットｋの値
を選択し、結果としてシフト処理は実行されない。
【００１７】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理は実行されない。
【００１８】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理は実行されない。
【００１９】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００２０】次に、第５の選択手段５は入力データの各
ビットｋに対してビットｋ＋１６の値を選択し、結果と
して右１６ビットシフトが実行される。
【００２１】以上のように、第１の選択手段１から第４
の選択手段４まではシフト処理を行なわず、第５の選択
手段５だけがシフト動作を行なうことで最終的に右１６
ビットシフトが実行される。 （ケース３）次に、左１ビットシフトの場合の動作を説
明する。
【００２２】入力データ１１が１６ビットデータで第５
の選択信号１０から第１の選択信号６の値がｘ”０１”
の時、第２の選択手段２から第５の選択手段５までは全
て非シフト動作を選択し、第１の選択手段１のみシフト
動作を選択する。
【００２３】この時、第１の選択手段１は入力データ１
１の各ビットｋ（ｋ：０〜１５）に対してビットｋ−１
の値を選択し、結果として左１ビットシフトが実行され
る。
【００２４】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理は実行されない。
【００２５】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理は実行されない。
【００２６】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００２７】次に、第５の選択手段５は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００２８】以上のように、第１の選択手段１だけがシ
フト処理を行ない、第２の選択手段２から第５の選択手
段５まではシフト処理を行なわないことで最終的に左１
ビットシフトが実行される。（ケース４）最後にシフト
処理を実行しない場合の動作を説明する。
【００２９】入力データ１１が１６ビットデータで第１
の選択信号６から第５の選択信号１０の値が全て”０”
の時、第１の選択手段１から第５の選択手段５まで全て
非シフト動作を選択する。
【００３０】この時、第１の選択手段１は入力データの
各ビットｋ（ｋ：０〜１５）に対してビットｋの値を選
択し、結果としてシフト処理は実行されない。
【００３１】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理は実行されない。
【００３２】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理は実行されない。
【００３３】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００３４】次に、第５の選択手段５は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００３５】以上のように、第１の選択手段１から第５
の選択手段５までの全てがシフト処理を行なわないこと
で最終的にシフト処理が実行されず、入力データ１１が
そのまま出力データ１２として出力される。
【００３６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の構成では、シフト処理を必要としない演算
ではバレルシフタは単なるデータの経路でしかなく演算
器として意味をなさない為、資源の利用効率が悪いとい
った課題を有していた。
【００３７】本発明は、従来のバレルシフタのこのよう
な課題を考慮し、大規模なハードウェアの追加や演算時
間の増加を招く事なく、同一資源の有効利用を図ること
ができるバレルシフタ及びその制御方法を提供すること
を目的とするものである。
【００３８】
【課題を解決するための手段】本発明は、選択信号に応
じて、入力データに対してシフト側データ又は非シフト
側データを選択するＮ段の選択手段を有し、右２N-1ビ
ット、左２N-1−１ビットのシフトが可能なバレルシフ
タにおいて、Ｎ段の選択手段のうち、何れの選択手段に
よってもシフト側データが選択されない場合は、入力さ
れたマスク信号を出力し、Ｎ段の選択手段のうち、少な
くとも１つの選択手段によりシフト側データが選択され
た場合は、最終段の選択手段に対する選択信号に応じ
て、シフト側データ又は非シフト側データを選択するマ
スク信号を出力する制御部を備えたバレルシフタであ
る。
【００３９】
【作用】本発明は、制御部が、Ｎ段の選択手段のうち、
何れの選択手段によってもシフト側データが選択されな
い場合は、入力されたマスク信号を出力し、Ｎ段の選択
手段のうち、少なくとも１つの選択手段によりシフト側
データが選択された場合は、最終段の選択手段に対する
選択信号に応じて、シフト側データ又は非シフト側デー
タを選択する。
【００４０】
【実施例】以下に、本発明をその実施例を示す図面に基
づいて説明する。
【００４１】図１は、本発明にかかる一実施例のバレル
シフタのブロック図である。図１において、第１の選択
手段１から第４の選択手段４は、従来例の図４で述べた
構成と同じであり、同様の動作を行なう。
【００４２】従来例のバレルシフタと異なる点は、第５
の選択手段１０５の構成と、制御部１５が付加されてい
る点である。制御部１５は、マスク処理時のマスクパタ
ーン１３、シフト実行を要求するシフト実行信号１４及
び、第５の選択信号１０が入力し、それら第５の選択信
号１０、マスクパターン１３、及びシフト実行信号１４
に基づいて、後述のシフト許可信号１６とマスク信号１
７とを第５の選択手段１０５へ出力する（図２は制御部
１５における入力信号と出力信号との関係を示す図であ
る）。すなわち、シフト許可信号１６はシフト実行時に
有効となり、マスク信号１７は非シフト処理実行時に有
効となる。
【００４３】図３は、本実施例のバレルシフタにおける
第５の選択手段１０５の内部構成図である。第５の選択
手段１０５が他の選択手段（図５参照）と異なる点は、
インバータゲートにより反転された反転選択信号の替わ
りにマスク信号１７が入力されている点である。
【００４４】次に、上記実施例のバレルシフタの動作に
ついて、図２を用いて説明する。 （図２のケース１１の場合）まず、図２で第５の選択信
号１０から第１の選択信号６がｘ”１ｆ”でシフト実行
信号１４が”１”の右１ビットシフトの場合の動作を説
明する。
【００４５】入力データ１１が１６ビットデータで第１
の選択信号６から第４の選択信号９の値が全て”１”の
時、第１の選択手段１から第４の選択手段４まで全てシ
フト動作を選択する。
【００４６】この時、第１の選択手段１は入力データの
各ビットｋ（ｋ：０〜１５）に対してビットｋ−１の値
を選択し、結果として左１ビットシフトが実行される。
【００４７】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋ−２の値を選択し、結果とし
て左２ビットシフトが実行される。
【００４８】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋ−４の値を選択し、結果とし
て左４ビットシフトが実行される。
【００４９】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋ−８の値を選択し、結果とし
て左８ビットシフトが実行される。
【００５０】次に、第５の選択手段１０５は制御部１５
から出力されるシフト許可信号１６が”１”で、マスク
信号１７がｘ”００００”であるため、非シフト側デー
タ（図３の信号１０２側）は無効とされ、入力データの
各ビットｋに対してビットｋ＋１６の値（シフト側デー
タ、図３の信号１０３側）を選択し、結果として右１６
ビットシフトが実行される。
【００５１】従って、最終的に右１ビットシフトが実行
される。 （図２のケース１２の場合）次に、図２で第５の選択信
号１０から第１の選択信号６がｘ”１０”でシフト実行
信号１４が”１”の右１６ビットシフトの場合の動作を
説明する。
【００５２】入力データ１１が１６ビットデータで第１
の選択信号６から第４の選択信号９の値が全て”０”の
時、第１の選択手段１から第４の選択手段４まで全て非
シフト動作を選択する。
【００５３】この時、第１の選択手段１は入力データの
各ビットｋ（ｋ：０〜１５）に対してビットｋの値を選
択し、結果としシフト処理が実行されない。
【００５４】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００５５】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００５６】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００５７】次に、第５の選択手段１０５は制御部１５
から出力されるシフト許可信号１６が”１”で、マスク
信号１７がＸ”００００”であるため、前述のケース１
と同様に、入力データの各ビットｋに対してビットｋ＋
１６の値を選択し、結果として右１６ビットシフト処理
が実行される。
【００５８】従って、最終的に右１６ビットシフトが実
行される。 （図２のケース１３の場合）次に、図２で第５の選択信
号１０から第１の選択信号６がｘ”０１”でシフト実行
信号１４が”１”の左１ビットシフトの場合の動作を説
明する。
【００５９】入力データ１１が１６ビットデータで第２
の選択信号７から第５の選択信号１０の値が全て”０”
の時、第２の選択手段２から第５の選択手段１０５まで
全て非シフト動作を選択する。
【００６０】この時、第１の選択手段１は入力データの
各ビットｋ（ｋ：０〜１５）に対してビットｋ−１の値
を選択し、結果とし左１ビットシフトが実行される。
【００６１】次に、第２の選択手段２は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００６２】次に、第３の選択手段３は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００６３】次に、第４の選択手段４は入力データの各
ビットｋに対してビットｋの値を選択し、結果としてシ
フト処理が実行されない。
【００６４】次に、第５の選択手段１０５は制御部１５
から出力されるシフト許可信号１６が”０”で、マスク
信号１７がＸ”ｆｆｆｆ”であるため、入力データの各
ビットｋに対してビットｋの値（図３の信号１０２側）
を選択し、結果としてシフト処理が実行されない。
【００６５】従って、最終的に左１ビットシフトが実行
される。 （図２のケース１４の場合）次に、図２で第４の選択信
号９から第１の選択信号６がｘ”０”でシフト実行信号
１４が”０”の全てのビットをイネーブルにするマスク
処理の場合の動作を説明する。
【００６６】入力データ１１が１６ビットデータで第１
の選択信号６から第４の選択信号９の値が全て”０”の
時、第１の選択手段１から第４の選択手段４まで全て非
シフト動作を選択する。
【００６７】この時、第１の選択手段１から第４の選択
手段４までは入力データの各ビットｋ（ｋ：０〜１５）
に対してビットｋの値を選択し、結果としシフト処理が
実行されない。
【００６８】次に、第５の選択手段１０５は制御部１５
から出力されるシフト許可信号１６が”０”で、マスク
信号１７がＸ”ｆｆｆｆ”であるため、入力データの各
ビットに対してマスク処理を行ない全てのデータが有効
となる。従って、最終的に入力データ１１がそのまま出
力データ１２として出力される。 （図２のケース１５の場合）次に、図２で第４の選択信
号９から第１の選択信号６がｘ”０”でシフト実行信号
１４が”０”のビット４から７の４ビットのみ有効にす
るマスク処理の場合の動作を説明する。
【００６９】入力データ１１が１６ビットデータで第１
の選択信号６から第４の選択信号９の値が全て”０”の
時、前述のケース１４と同様に、第１の選択手段１から
第４の選択手段４まで全て非シフト動作を選択する。
【００７０】この時、第１の選択手段１から第４の選択
手段４までは入力データの各ビットｋ（ｋ：０〜１５）
に対してビットｋの値を選択し、結果としシフト処理が
実行されない。
【００７１】次に、第５の選択手段１０５は制御部１５
から出力されるシフト許可信号１６が”０”で、マスク
信号１７がＸ”００ｆ０”であるため、入力データのビ
ット４から７に対してマスク処理を行なう。従って、最
終的にはビット０から３、及びビット８から１５は０が
出力され、入力データ１１の内ビット４からビット７の
データがそのまま出力データ１２として出力される。こ
れによってビット４から７のデータの切り出しが実現で
きたことになる。
【００７２】以上のように、本実施例によれば、バレル
シフタを構成するＮ段の選択手段の内、最終段の選択手
段に対し、入力されるシフト実行信号が有効でない時に
は、非シフト側の入力データに対するマスク処理を行な
うためのマスク信号を出力し、入力されるシフト実行信
号が有効である時にはシフト側の入力データを選択する
ためのシフト許可信号を出力する制御部を設けることに
よって、従来のシフト処理に加え、非シフト処理実行時
には、バレルシフタの最終段で制御部から出力されるマ
スク信号によって特定ビットのマスク処理あるいはビッ
ト切り出しを同一ハードウェアにより行ない、非シフト
処理実行時にも資源の利用効率を高めることができる。
【００７３】なお、上記実施例では、選択手段にマルチ
プレクサを用いたが、これに限らず、同様の機能を果た
す別の回路、装置等でもよい。
【００７４】また、上記実施例では、制御部と最終段の
選択手段を独立に持たせる構成としたが、これに限ら
ず、一体化した構成としてもよい。
【００７５】また、上記実施例では、係数Ｎ＝５として
５段の選択手段により構成したが、これに限らず、他の
値でもよく、いくつでもよい。
【００７６】
【発明の効果】以上述べたところから明らかなように本
発明は、Ｎ段の選択手段のうち、何れの選択手段によっ
てもシフト側データが選択されない場合は、入力された
マスク信号を出力し、Ｎ段の選択手段のうち、少なくと
も１つの選択手段によりシフト側データが選択された場
合は、最終段の選択手段に対する選択信号に応じて、シ
フト側データ又は非シフト側データを選択するマスク信
号を出力する制御部を備えているので、大規模なハード
ウェアの追加や演算時間の増加を招く事なく、同一資源
の有効利用を図ることができるという長所を有する。
【図面の簡単な説明】
【図１】本発明にかかる一実施例のバレルシフタのブロ
ック図である。
【図２】同実施例における制御部の動作を説明する図で
ある。
【図３】同実施例における第５の選択手段の内部構成図
である。
【図４】従来のバレルシフタのブロック図である。
【図５】従来のバレルシフタにおける選択手段の内部構
成図である。
【符号の説明】
１ 第１の選択手段 ２ 第２の選択手段 ３ 第３の選択手段 ４ 第４の選択手段 ５ 第５の選択手段 １５ 制御部 １６ シフト許可信号 １７ マスク信号 １００ インバータゲート １０１ マルチプレクサ １０２ ビットｋの信号 １０３ ビットｋ−ｉの信号 １０５ 第５の選択手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 選択信号に応じて、入力データに対して
    シフト側データ又は非シフト側データを選択するＮ段の
    選択手段を有し、右２N-1ビット、左２N-1−１ビットの
    シフトが可能なバレルシフタにおいて、前記Ｎ段の選択
    手段のうち、何れの選択手段によってもシフト側データ
    が選択されない場合は、入力されたマスク信号を出力
    し、前記Ｎ段の選択手段のうち、少なくとも１つの選択
    手段によりシフト側データが選択された場合は、最終段
    の選択手段に対する選択信号に応じて、シフト側データ
    又は非シフト側データを選択するマスク信号を出力する
    制御部を備えたことを特徴とするバレルシフタ。
  2. 【請求項２】 選択信号に応じて、入力データに対して
    シフト側データ又は非シフト側データを選択するＮ段の
    選択手段によって、右２N-1ビット、左２N-1−１ビット
    のシフトが可能なバレルシフタ制御方法において、前記
    Ｎ段の選択手段のうち、何れの選択手段によってもシフ
    ト側データが選択されない場合は、入力されたマスク信
    号を出力し、前記Ｎ段の選択手段のうち、少なくとも１
    つの選択手段によりシフト側データが選択された場合
    は、最終段の選択手段に対する選択信号に応じて、シフ
    ト側データ又は非シフト側データを選択するマスク信号
    を出力することを特徴とするバレルシフタ制御方法。
JP6018672A 1994-02-15 1994-02-15 バレルシフタ及び制御方法 Pending JPH07225672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6018672A JPH07225672A (ja) 1994-02-15 1994-02-15 バレルシフタ及び制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6018672A JPH07225672A (ja) 1994-02-15 1994-02-15 バレルシフタ及び制御方法

Publications (1)

Publication Number Publication Date
JPH07225672A true JPH07225672A (ja) 1995-08-22

Family

ID=11978103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6018672A Pending JPH07225672A (ja) 1994-02-15 1994-02-15 バレルシフタ及び制御方法

Country Status (1)

Country Link
JP (1) JPH07225672A (ja)

Similar Documents

Publication Publication Date Title
JP2983542B2 (ja) 処理高速化装置
JP3378444B2 (ja) シフト回路
US5764550A (en) Arithmetic logic unit with improved critical path performance
US4878191A (en) Multiplication circuit capable of operating at a high speed with a small amount of hardware
US5719802A (en) Adder circuit incorporating byte boundaries
JPH07225672A (ja) バレルシフタ及び制御方法
JPS63219227A (ja) 算術演算装置
JP4278320B2 (ja) シフト演算装置及びシステム
US5623434A (en) Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier
JPS6017534A (ja) 浮動小数点数値正規化回路
KR0166403B1 (ko) 연산장치
JPH0799808B2 (ja) 算術論理演算装置
JPS60253315A (ja) 可変遅延回路
JP2856791B2 (ja) バレルシフタおよび浮動小数点演算器
JPS622328B2 (ja)
JP3111695B2 (ja) 演算処理装置
US6041341A (en) Method and circuit for adding operands of multiple size
JPH02293928A (ja) マイクロコンピュータ
JPS60245046A (ja) ロジカルシフト演算回路
JPH01259415A (ja) データ補正回路
JPH051498B2 (ja)
JPH08137669A (ja) 演算回路
JPH0318926A (ja) 演算回路
JPH06214758A (ja) 演算回路
JPH0683577A (ja) シフト演算装置