JPH0724004B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0724004B2 JPH0724004B2 JP60217262A JP21726285A JPH0724004B2 JP H0724004 B2 JPH0724004 B2 JP H0724004B2 JP 60217262 A JP60217262 A JP 60217262A JP 21726285 A JP21726285 A JP 21726285A JP H0724004 B2 JPH0724004 B2 JP H0724004B2
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- voltage circuit
- circuit
- light
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路上に作成される定電圧回路に関する。
（概要） 本発明は、集積回路上に作成される定電圧回路におい
て、光検出手段を付加することにより集積回路上に作成
された定電圧回路の出力を制御し集積回路に光があたつ
た場合、定電圧回路の出力電圧の絶対値が小さくならな
い様にしたものである。
て、光検出手段を付加することにより集積回路上に作成
された定電圧回路の出力を制御し集積回路に光があたつ
た場合、定電圧回路の出力電圧の絶対値が小さくならな
い様にしたものである。
（従来技術） 従来、集積回路上に構成される定電圧回路は第４図に示
す様に集積回路に光があたる様な使用方法をされた場合
の考慮が全くなされないのが通例であつた。
す様に集積回路に光があたる様な使用方法をされた場合
の考慮が全くなされないのが通例であつた。
（解決しようとする問題点） しかし従来の様に集積回路に光があたる様な使用方法の
考慮がなされない時に定電圧回路のバイアス電流を非常
に小さくした場合、集積回路上の定電圧回路に光があた
ると、トランジスタの光リーク電流又はトランジスタに
寄生するダイオードの光リーク電流のため回路の動作点
が移動し出力電圧の絶対値が低下し、定電圧回路の出力
を電源として駆動される回路が存在する場合にはこの回
路の動作が停止してしまうという問題点があつた。
考慮がなされない時に定電圧回路のバイアス電流を非常
に小さくした場合、集積回路上の定電圧回路に光があた
ると、トランジスタの光リーク電流又はトランジスタに
寄生するダイオードの光リーク電流のため回路の動作点
が移動し出力電圧の絶対値が低下し、定電圧回路の出力
を電源として駆動される回路が存在する場合にはこの回
路の動作が停止してしまうという問題点があつた。
本発明はこの様な問題点を解決するもので、その目的は
集積回路に光があたる様な使用方法下においても、定電
圧回路の出力電圧の絶対値を光があたらない状態の値と
同等かそれ以上にすることにより、定電圧回路の出力を
駆動電源とする回路の動作を、光があたつた場合でも保
証しようとするものである。
集積回路に光があたる様な使用方法下においても、定電
圧回路の出力電圧の絶対値を光があたらない状態の値と
同等かそれ以上にすることにより、定電圧回路の出力を
駆動電源とする回路の動作を、光があたつた場合でも保
証しようとするものである。
（課題を解決するための手段） 本発明の定電圧回路は、集積回路上に作成された定電圧
回路において、前記定電圧回路外から前記定電圧回路へ
照射される光を検出する光検出手段を前記定電圧回路内
に備え、前記光検出手段により前記光による前記定電圧
回路内の動作点の変動を補償してなることを特徴とす
る。
回路において、前記定電圧回路外から前記定電圧回路へ
照射される光を検出する光検出手段を前記定電圧回路内
に備え、前記光検出手段により前記光による前記定電圧
回路内の動作点の変動を補償してなることを特徴とす
る。
（作用） 本発明では、以上の様な構成により光検出手段からの信
号で集積回路に光があてられた場合、定電圧発生手段に
制御を加え定電圧出力電圧の絶対値が小さくならない様
にする。
号で集積回路に光があてられた場合、定電圧発生手段に
制御を加え定電圧出力電圧の絶対値が小さくならない様
にする。
（実施例） 第１図に本発明の実施例を示す。1,5,10はデプレツシヨ
ン型ＰチヤンネルMOSトランジスタ、3,6,7はエンハンス
メント型ＰチヤンネルMOSトランジスタ、2,4,8,9,11,12
はエンハンスメント型ＮチヤンネルMOSトランジスタ、1
3,14,15は光検出ダイオードである。
ン型ＰチヤンネルMOSトランジスタ、3,6,7はエンハンス
メント型ＰチヤンネルMOSトランジスタ、2,4,8,9,11,12
はエンハンスメント型ＮチヤンネルMOSトランジスタ、1
3,14,15は光検出ダイオードである。
本回路の動作は、１〜４までで構成される基準電圧源を
５〜12で構成されるボルテージフオロワ回路で受けVDD
−Ｄ間に定電圧出力電圧を出力するものである。本回路
において1,5,10の各トランジスタによつて決定されるバ
イアス電流が非常に小さい時、本回路に光があたつた場
合の動作を以下に述べる。
５〜12で構成されるボルテージフオロワ回路で受けVDD
−Ｄ間に定電圧出力電圧を出力するものである。本回路
において1,5,10の各トランジスタによつて決定されるバ
イアス電流が非常に小さい時、本回路に光があたつた場
合の動作を以下に述べる。
本回路に光があたつた場合、光検出ダイオードの光リー
ク電流とバイアス電流がほぼ同じオーダーの値となるな
らば、Ａ点とVSS間に接続された13の光検出ダイオード
は光リークを起こしＡ点の電位をVSS側に引つぱる。同
様にVDDとＢ点間に接続された15の光検出ダイオードは
Ｂ点の電位をVDD側に引つぱり、Ｃ点とVDD間に接続した
14の光検出ダイオードはＣ点の電位をVDD側に引つぱ
る。この様な動作により、Ｃ点の電位が光のあたらない
時と比較してVDD側に近づくことになり、Ｄ点の電位をV
SS側に近づける。従つてVDD−Ｄ間にあらわれる電圧の
絶対値は光があたることにより、あたらない時より同じ
か大きな値をとることになる。従つて、VDD−Ｄ間の電
圧VRegで動作する回路が接続されている場合、これらの
回路は光のあたらない時と同様に動作することが可能と
なる。
ク電流とバイアス電流がほぼ同じオーダーの値となるな
らば、Ａ点とVSS間に接続された13の光検出ダイオード
は光リークを起こしＡ点の電位をVSS側に引つぱる。同
様にVDDとＢ点間に接続された15の光検出ダイオードは
Ｂ点の電位をVDD側に引つぱり、Ｃ点とVDD間に接続した
14の光検出ダイオードはＣ点の電位をVDD側に引つぱ
る。この様な動作により、Ｃ点の電位が光のあたらない
時と比較してVDD側に近づくことになり、Ｄ点の電位をV
SS側に近づける。従つてVDD−Ｄ間にあらわれる電圧の
絶対値は光があたることにより、あたらない時より同じ
か大きな値をとることになる。従つて、VDD−Ｄ間の電
圧VRegで動作する回路が接続されている場合、これらの
回路は光のあたらない時と同様に動作することが可能と
なる。
第１図における13,14,15の光検出ダイオードは、第２図
a,b,c,dに示す様な方法で作成する。第２図ａは13のダ
イオードに相当するダイオードの作成方法でありP-WELL
上にN+拡散層を設けP-N+ダイオードとしている。
a,b,c,dに示す様な方法で作成する。第２図ａは13のダ
イオードに相当するダイオードの作成方法でありP-WELL
上にN+拡散層を設けP-N+ダイオードとしている。
第２図ｂは４のトランジスタに寄生するダイオードを光
検出ダイオードとして使用した例である。この場合４の
Ｎチヤンネルトランジスタのドレインの面積を通常必要
とされるサイズ（最小コンタクトのとれるサイズ）より
大きくとり、P-N+ダイオードを作成している。
検出ダイオードとして使用した例である。この場合４の
Ｎチヤンネルトランジスタのドレインの面積を通常必要
とされるサイズ（最小コンタクトのとれるサイズ）より
大きくとり、P-N+ダイオードを作成している。
第２図Ｃは14又は15に相当するダイオードの作成方法で
ある。N-基板状にP+拡散を設けP+N-ダイオードを作成し
ている。
ある。N-基板状にP+拡散を設けP+N-ダイオードを作成し
ている。
第２図ｄは同様に14又は15のダイオードの作成方法であ
る。これはN-基板上にP-WELLを作成し、P-N-ダイオード
を構成し光検出ダイオードとしている。また14,15のダ
イオードの作成方法は第２図ｂと同様に10のトランジス
タのドレイン面積を通常必要とされるサイズより大きく
とることにより実現することも可能である。第３図に
は、13,14,15の光検出ダイオードを他の素子に置き換え
る例を示してある。
る。これはN-基板上にP-WELLを作成し、P-N-ダイオード
を構成し光検出ダイオードとしている。また14,15のダ
イオードの作成方法は第２図ｂと同様に10のトランジス
タのドレイン面積を通常必要とされるサイズより大きく
とることにより実現することも可能である。第３図に
は、13,14,15の光検出ダイオードを他の素子に置き換え
る例を示してある。
13に対しては13′に示す様なＮチヤンネルエンハンスメ
ントMOSトランジスタのOFF接続が使用でき、14,15に対
しては14′の様にＰチヤンネルエンハンスメントMOSト
ランジスタのOFF接続が使用できる。この場合各トラン
ジスタに光があたるとチヤンネル部を光リーク電流が流
れ各点の電位をそれぞれの方向にひつぱることができ
る。
ントMOSトランジスタのOFF接続が使用でき、14,15に対
しては14′の様にＰチヤンネルエンハンスメントMOSト
ランジスタのOFF接続が使用できる。この場合各トラン
ジスタに光があたるとチヤンネル部を光リーク電流が流
れ各点の電位をそれぞれの方向にひつぱることができ
る。
（発明の効果） 本発明の定電圧回路は、定電圧回路外部から定電圧回路
自身へ照射される不要な光を検出する光検出手段を備
え、該光検出手段により光による定電圧回路内の動作点
の変動を補償することができるため、定電圧回路の出力
電圧を一定にすることが可能となり、集積回路に光があ
たる使用方法をされた場合でも定電圧回路によつて動作
する回路の動作を安定に保つことが可能になつた。
自身へ照射される不要な光を検出する光検出手段を備
え、該光検出手段により光による定電圧回路内の動作点
の変動を補償することができるため、定電圧回路の出力
電圧を一定にすることが可能となり、集積回路に光があ
たる使用方法をされた場合でも定電圧回路によつて動作
する回路の動作を安定に保つことが可能になつた。
第１図、本発明の定電圧回路の回路図 第２図、（ａ）〜（ｄ）光検出ダイオードの断面図 第３図、（ａ），（ｂ）光検出手段としてのオフ接続し
たMOSトランジスタの回路図 第４図、従来の定電圧回路の回路図 13,14,15、光検出ダイオード 13′,14′、オフ接続したMOSトランジスタ。
たMOSトランジスタの回路図 第４図、従来の定電圧回路の回路図 13,14,15、光検出ダイオード 13′,14′、オフ接続したMOSトランジスタ。
Claims (1)
- 【請求項１】集積回路上に作成された定電圧回路におい
て、 前記定電圧回路外から前記定電圧回路へ照射される光を
検出する光検出手段を前記定電圧回路内に備え、 前記光検出手段により前記光による前記定電圧回路内の
動作点の変動を補償してなることを特徴とする定電圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217262A JPH0724004B2 (ja) | 1985-09-30 | 1985-09-30 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60217262A JPH0724004B2 (ja) | 1985-09-30 | 1985-09-30 | 定電圧回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6196631A Division JP2552254B2 (ja) | 1994-08-22 | 1994-08-22 | 定電圧回路 |
| JP6196630A Division JP2552253B2 (ja) | 1994-08-22 | 1994-08-22 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6277619A JPS6277619A (ja) | 1987-04-09 |
| JPH0724004B2 true JPH0724004B2 (ja) | 1995-03-15 |
Family
ID=16701382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60217262A Expired - Lifetime JPH0724004B2 (ja) | 1985-09-30 | 1985-09-30 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724004B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769753B2 (ja) * | 1988-02-09 | 1995-07-31 | 三菱電機株式会社 | 基準電圧発生回路 |
| US5227714A (en) * | 1991-10-07 | 1993-07-13 | Brooktree Corporation | Voltage regulator |
| US6552712B1 (en) | 1997-06-11 | 2003-04-22 | Seiko Epson Corporation | Semiconductor device, liquid crystal display, and electronic equipment including the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325318Y2 (ja) * | 1973-06-16 | 1978-06-28 |
-
1985
- 1985-09-30 JP JP60217262A patent/JPH0724004B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6277619A (ja) | 1987-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06282339A (ja) | 基板バイアス発生回路 | |
| JPH02271711A (ja) | 半導体集積回路用入力回路 | |
| JPH07240678A (ja) | 半導体集積回路 | |
| JPH0479002B2 (ja) | ||
| JPH04239809A (ja) | 振幅制限回路 | |
| JPH0724004B2 (ja) | 定電圧回路 | |
| KR920022675A (ko) | 정전압 회로 | |
| JP2500985B2 (ja) | 基準電圧発生回路 | |
| JP2552253B2 (ja) | 定電圧回路 | |
| JP2552254B2 (ja) | 定電圧回路 | |
| JPS6336612A (ja) | 光論理入力回路 | |
| JP3055505B2 (ja) | レベル変換回路 | |
| JP2730071B2 (ja) | 半導体回路 | |
| KR19980044335A (ko) | 다중 전원전압을 가지는 반도체 메모리 장치 | |
| JPS59110225A (ja) | サブミクロン半導体ｌｓｉ | |
| KR970023354A (ko) | 내부 전압 레벨 보상회로 | |
| JPH043974A (ja) | 半導体集積回路 | |
| JP2994691B2 (ja) | 半導体集積回路装置 | |
| JPH0286319A (ja) | 入出力回路 | |
| JPH03149873A (ja) | 半導体集積回路装置 | |
| JPH0326477B2 (ja) | ||
| JPS62104313A (ja) | 半導体集積回路装置 | |
| JPS595659A (ja) | 相補型ｍｉｓ集積回路 | |
| JPS5935217B2 (ja) | Ｃ−ｍｏｓ回路 | |
| JPS6012787B2 (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |