JPH07250256A - 映像機器及び映像非線形処理回路 - Google Patents
映像機器及び映像非線形処理回路Info
- Publication number
- JPH07250256A JPH07250256A JP6036646A JP3664694A JPH07250256A JP H07250256 A JPH07250256 A JP H07250256A JP 6036646 A JP6036646 A JP 6036646A JP 3664694 A JP3664694 A JP 3664694A JP H07250256 A JPH07250256 A JP H07250256A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- video
- horizontal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Details Of Television Scanning (AREA)
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 水平偏向系にＳ字補正の入／切する手段を付
加することなくワイドモードを実現する。 【構成】 輝度信号Ｙ、色差信号Ｂ−Ｙ及び色差信号Ｒ
−Ｙを各デジタルメモリ１６ａ，１６ｂ，１６ｃに供給
し、この各デジタルメモリ１６ａ，１６ｂ，１６ｃの書
き込みを書き込み制御回路１８のサンプリングクロック
ｆCWにより行い、各デジタルメモリ１６ａ，１６ｂ，１
６ｃの読み出しを読み出し制御回路１９のサンプリング
クロックｆCRにより行い、読み出し制御回路１９のクロ
ック発振器２４が変調電圧発生器３１の変調電圧に基づ
き水平走査区間周期で周波数変調されたサンプリングク
ロックｆCRを出力する。
加することなくワイドモードを実現する。 【構成】 輝度信号Ｙ、色差信号Ｂ−Ｙ及び色差信号Ｒ
−Ｙを各デジタルメモリ１６ａ，１６ｂ，１６ｃに供給
し、この各デジタルメモリ１６ａ，１６ｂ，１６ｃの書
き込みを書き込み制御回路１８のサンプリングクロック
ｆCWにより行い、各デジタルメモリ１６ａ，１６ｂ，１
６ｃの読み出しを読み出し制御回路１９のサンプリング
クロックｆCRにより行い、読み出し制御回路１９のクロ
ック発振器２４が変調電圧発生器３１の変調電圧に基づ
き水平走査区間周期で周波数変調されたサンプリングク
ロックｆCRを出力する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばアスペクト比
４：３のソース源映像をアスペクト比１６：９の画面に
ワイドモード表示する映像機器、及び、映像信号にＳ字
補正等を施す映像非線形処理回路に関する。
４：３のソース源映像をアスペクト比１６：９の画面に
ワイドモード表示する映像機器、及び、映像信号にＳ字
補正等を施す映像非線形処理回路に関する。
【０００２】
【従来の技術】現行のＮＴＳＣ方式による放送では画面
のアスペクト比が４：３であり、一方、現在試験的に放
送されている高品位（ハイビジョン）放送では画面のア
スペクト比が１６：９である。従って、現在ＮＴＳＣ方
式による放送と高品位放送の両方に対応する横長受像機
（アスペクト比１６：９）では、図７（ａ），（ｂ），
（ｃ），（ｄ）に示すような画面モードを設定すること
により、４：３のソース源映像を受像するよう対応して
いる。
のアスペクト比が４：３であり、一方、現在試験的に放
送されている高品位（ハイビジョン）放送では画面のア
スペクト比が１６：９である。従って、現在ＮＴＳＣ方
式による放送と高品位放送の両方に対応する横長受像機
（アスペクト比１６：９）では、図７（ａ），（ｂ），
（ｃ），（ｄ）に示すような画面モードを設定すること
により、４：３のソース源映像を受像するよう対応して
いる。
【０００３】即ち、図７（ａ）は４：３のソース源映像
をそのまま横方向に引き延ばして１６：９の画面とする
フルモードであり、図７（ｂ）は４：３のソース源映像
の画面サイズを横方向に３／４圧縮することにより両サ
イドを余白とし画面内で４：３の正確なアスペクト比の
映像を表示するノーマルモードであり、図７（ｃ）は
４：３のソース源映像を縦方向に拡大し上下の映像成分
をカットすることにより正しい真円率の映像を表示する
ズームモードであり、図７（ｄ）は映像の水平方向に対
する中央部分の真円率を正確にする一方で両サイドの映
像を引き延ばして１６：９の画面に合わせて表示するワ
イドモードである。
をそのまま横方向に引き延ばして１６：９の画面とする
フルモードであり、図７（ｂ）は４：３のソース源映像
の画面サイズを横方向に３／４圧縮することにより両サ
イドを余白とし画面内で４：３の正確なアスペクト比の
映像を表示するノーマルモードであり、図７（ｃ）は
４：３のソース源映像を縦方向に拡大し上下の映像成分
をカットすることにより正しい真円率の映像を表示する
ズームモードであり、図７（ｄ）は映像の水平方向に対
する中央部分の真円率を正確にする一方で両サイドの映
像を引き延ばして１６：９の画面に合わせて表示するワ
イドモードである。
【０００４】このワイドモードを実現する方法として、
従来では水平偏向回路におけるＳ字補正を切るという手
段を採用しており、これを以下説明する。図８に示すよ
うに、水平同期周期の純粋なノコギリ波状信号で電子ビ
ームを振ると、ｄθ／ｄｔ：一定（角速度一定）となり
画面の中央部に比べて両サイドの走査スピードが早くな
る。すると、図９に示すように左右両サイドの伸びと中
央部の縮みという現象を生じる。そのため、図１０に示
す水平偏向回路において、水平偏向コイルＬに直列にＳ
字補正用コンデンサＣを付加し、上記ノコギリ波状信号
にＳ字補正成分を重畳することにより、左右両サイドの
伸びと中央部の縮みを補正（Ｓ字補正）する。即ち、Ｓ
字補正を施すことにより水平方向のリニアリティを正常
に直している。そして、上記Ｓ字補正用コンデンサＣを
開放／短絡するためのスイッチング手段を付加し、この
スイッチング手段でＳ字補正を切ることにより左右両サ
イドの伸びと中央部の縮みの状態、即ち、図７（ｄ）の
ワイドモードを実現している。
従来では水平偏向回路におけるＳ字補正を切るという手
段を採用しており、これを以下説明する。図８に示すよ
うに、水平同期周期の純粋なノコギリ波状信号で電子ビ
ームを振ると、ｄθ／ｄｔ：一定（角速度一定）となり
画面の中央部に比べて両サイドの走査スピードが早くな
る。すると、図９に示すように左右両サイドの伸びと中
央部の縮みという現象を生じる。そのため、図１０に示
す水平偏向回路において、水平偏向コイルＬに直列にＳ
字補正用コンデンサＣを付加し、上記ノコギリ波状信号
にＳ字補正成分を重畳することにより、左右両サイドの
伸びと中央部の縮みを補正（Ｓ字補正）する。即ち、Ｓ
字補正を施すことにより水平方向のリニアリティを正常
に直している。そして、上記Ｓ字補正用コンデンサＣを
開放／短絡するためのスイッチング手段を付加し、この
スイッチング手段でＳ字補正を切ることにより左右両サ
イドの伸びと中央部の縮みの状態、即ち、図７（ｄ）の
ワイドモードを実現している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例の如く、Ｓ字補正を入／切すると、赤緑青の各々の
走査間隔が替わりコンバージェンスのずれが生ずる。特
に、三つの赤緑青の各々のＣＲＴをスクリーン上に投影
するプロジェクションＴＶの場合は、各々のＣＲＴへの
Ｓ字補正の入／切では、この傾向がより顕著になる。実
用上、レジストレーション（プロジェクションＴＶにお
けるコンバージェンスの意味）の設定がＳ字補正の入／
切で二種類を必要とし、回路が複雑となりコストアップ
となる。
来例の如く、Ｓ字補正を入／切すると、赤緑青の各々の
走査間隔が替わりコンバージェンスのずれが生ずる。特
に、三つの赤緑青の各々のＣＲＴをスクリーン上に投影
するプロジェクションＴＶの場合は、各々のＣＲＴへの
Ｓ字補正の入／切では、この傾向がより顕著になる。実
用上、レジストレーション（プロジェクションＴＶにお
けるコンバージェンスの意味）の設定がＳ字補正の入／
切で二種類を必要とし、回路が複雑となりコストアップ
となる。
【０００６】また、図８及び図９で示した左右両サイド
の伸びと中央部の縮みの状態はあくまでも理想的な状態
であり、水平偏向コイルＬに含まれる抵抗分等の影響に
より左右非対称のリニアリティになり、左右のバランス
を保ちながらＳ字補正を入／切するには、各々の場合で
複雑な補正を必要とし、この点からも回路が複雑となり
コストアップとなる。
の伸びと中央部の縮みの状態はあくまでも理想的な状態
であり、水平偏向コイルＬに含まれる抵抗分等の影響に
より左右非対称のリニアリティになり、左右のバランス
を保ちながらＳ字補正を入／切するには、各々の場合で
複雑な補正を必要とし、この点からも回路が複雑となり
コストアップとなる。
【０００７】さらに、Ｓ字補正用コンデンサＣを開放＼
短絡するスイッチング手段として高耐圧のスイッチング
・トランジスタを要し、この点でもコストアップとな
る。
短絡するスイッチング手段として高耐圧のスイッチング
・トランジスタを要し、この点でもコストアップとな
る。
【０００８】一方、水平偏向回路やレジストレーション
調整回路にＳ字補正手段を付加することなく、Ｓ字補正
を入／切するのと同様の特性を得ることが望まれてい
る。
調整回路にＳ字補正手段を付加することなく、Ｓ字補正
を入／切するのと同様の特性を得ることが望まれてい
る。
【０００９】そこで、本発明は水平偏向回路のＳ字補正
を入／切することなく、又は、レジストレーション調整
回路の設定を変化させることなくワイドモードを実現
し、水平偏向回路およびレジストレーション調整回路を
複雑かつコストアップしないで左右対称な良好な特性が
得られる映像機器を提供することを課題とする。また、
水平偏向回路及びレジストレーション調整回路にＳ字補
正手段を付加することなく、Ｓ字補正を入／切するのと
同様の特性が得られる映像非線形処理回路を提供するこ
とを課題とする。
を入／切することなく、又は、レジストレーション調整
回路の設定を変化させることなくワイドモードを実現
し、水平偏向回路およびレジストレーション調整回路を
複雑かつコストアップしないで左右対称な良好な特性が
得られる映像機器を提供することを課題とする。また、
水平偏向回路及びレジストレーション調整回路にＳ字補
正手段を付加することなく、Ｓ字補正を入／切するのと
同様の特性が得られる映像非線形処理回路を提供するこ
とを課題とする。
【００１０】
【課題を解決するための手段】上記課題を達成するため
の本発明にかかる映像機器は、水平偏向回路にＳ字補正
手段を付加し、水平偏向系でＳ字補正を施す映像機器に
おいて、映像信号を記憶するメモリを設け、このメモリ
の書き込み及び／又は読み出しのサンプリングクロック
の周波数を水平走査区間周期で周波数変調可能なクロッ
ク発振器を設けたものである。
の本発明にかかる映像機器は、水平偏向回路にＳ字補正
手段を付加し、水平偏向系でＳ字補正を施す映像機器に
おいて、映像信号を記憶するメモリを設け、このメモリ
の書き込み及び／又は読み出しのサンプリングクロック
の周波数を水平走査区間周期で周波数変調可能なクロッ
ク発振器を設けたものである。
【００１１】また、他の本発明に係る映像非線形処理回
路は、映像信号を記憶するメモリを設け、このメモリの
書き込み及び／又は読み出しのサンプリングクロックの
周波数を水平走査区間周期で周波数変調可能なクロック
発振器を設けたものである。
路は、映像信号を記憶するメモリを設け、このメモリの
書き込み及び／又は読み出しのサンプリングクロックの
周波数を水平走査区間周期で周波数変調可能なクロック
発振器を設けたものである。
【００１２】
【作用】クロック発振器が出力するサンプリングクロッ
クの周波数が可変すると、これに基づいてメモリの書き
込み及び／又は読み出しのタイミングが変化して映像信
号が水平走査方向に対し部分的に圧縮／伸長するため、
水平偏向回路のＳ字補正手段によるＳ字補正をキャンセ
ルでき、画面上で左右両サイドの伸びと中央の縮みとい
う現象を生ずる。また、水平偏向回路にＳ字補正手段を
有さない場合にはサンプリングクロックの周波数を可変
することにより映像信号が水平走査方向に対し部分的に
圧縮／伸長されるためＳ字補正と同様の特性を得ること
ができ、又、サンプリングクロックの周波数を一定とす
ることにより映像信号が水平走査方向に対し圧縮／伸長
されないため、画面上で左右両サイドの伸びと中央部の
縮みという現象を生ずる。
クの周波数が可変すると、これに基づいてメモリの書き
込み及び／又は読み出しのタイミングが変化して映像信
号が水平走査方向に対し部分的に圧縮／伸長するため、
水平偏向回路のＳ字補正手段によるＳ字補正をキャンセ
ルでき、画面上で左右両サイドの伸びと中央の縮みとい
う現象を生ずる。また、水平偏向回路にＳ字補正手段を
有さない場合にはサンプリングクロックの周波数を可変
することにより映像信号が水平走査方向に対し部分的に
圧縮／伸長されるためＳ字補正と同様の特性を得ること
ができ、又、サンプリングクロックの周波数を一定とす
ることにより映像信号が水平走査方向に対し圧縮／伸長
されないため、画面上で左右両サイドの伸びと中央部の
縮みという現象を生ずる。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１から図６には本発明の一実施例が示されてお
り、この実施例では画面アスペクト比が１６：９のテレ
ビジョン受像機に適用した場合を示す。
る。図１から図６には本発明の一実施例が示されてお
り、この実施例では画面アスペクト比が１６：９のテレ
ビジョン受像機に適用した場合を示す。
【００１４】図２にはテレビジョン受像機の概略回路ブ
ロック図が示されている。図２において、アンテナ１で
受信した放送波はチューナ２に供給され、チューナ２は
放送波を映像中間周波信号に変換して映像検波回路３に
出力する。映像検波回路３は映像中間周波信号を復調し
てコンポジットの映像信号を発生させ、この映像信号を
切換回路４に出力する。切換回路４はアンテナ１からの
映像信号と外部からの映像信号とのいずれかを選択的に
切り換えてＹ／Ｃ分離回路５に出力する。
ロック図が示されている。図２において、アンテナ１で
受信した放送波はチューナ２に供給され、チューナ２は
放送波を映像中間周波信号に変換して映像検波回路３に
出力する。映像検波回路３は映像中間周波信号を復調し
てコンポジットの映像信号を発生させ、この映像信号を
切換回路４に出力する。切換回路４はアンテナ１からの
映像信号と外部からの映像信号とのいずれかを選択的に
切り換えてＹ／Ｃ分離回路５に出力する。
【００１５】Ｙ／Ｃ分離回路５はコンポジットの映像信
号を輝度信号Ｙとクロマ信号Ｃに分離し、クロマ信号Ｃ
を色差復調回路６に、又、輝度信号Ｙを同期分離回路７
及びアスペクト比変換回路８にそれぞれ出力する。色差
復調回路６はクロマ信号を色差信号Ｂ−Ｙ及び色差信号
Ｒ−Ｙに復調してアスペクト比変換回路８に出力する。
同期分離回路７は輝度信号から水平同期信号Ｓｈ及び垂
直同期信号Ｓｖを分離してアスペクト比変換回路８に出
力する。
号を輝度信号Ｙとクロマ信号Ｃに分離し、クロマ信号Ｃ
を色差復調回路６に、又、輝度信号Ｙを同期分離回路７
及びアスペクト比変換回路８にそれぞれ出力する。色差
復調回路６はクロマ信号を色差信号Ｂ−Ｙ及び色差信号
Ｒ−Ｙに復調してアスペクト比変換回路８に出力する。
同期分離回路７は輝度信号から水平同期信号Ｓｈ及び垂
直同期信号Ｓｖを分離してアスペクト比変換回路８に出
力する。
【００１６】水平非線形処理回路であるアスペクト比変
換回路８はＣＲＴ１４の画面サイズ（この実施例では１
６：９）により定まるアスペクト比に応じてアスペクト
比を変換するもので、アスペクト比の変換された輝度信
号Ｙ′、色差信号Ｂ−Ｙ′及び色差信号Ｒ−Ｙ′をＹ色
差マトリクス回路９に出力し、又、かかるビデオ信号に
対応する水平同期信号Ｓｈ′及び垂直同期信号Ｓｖ′を
水平ドライブ回路１０及び垂直ドライブ回路１１にそれ
ぞれ出力する。
換回路８はＣＲＴ１４の画面サイズ（この実施例では１
６：９）により定まるアスペクト比に応じてアスペクト
比を変換するもので、アスペクト比の変換された輝度信
号Ｙ′、色差信号Ｂ−Ｙ′及び色差信号Ｒ−Ｙ′をＹ色
差マトリクス回路９に出力し、又、かかるビデオ信号に
対応する水平同期信号Ｓｈ′及び垂直同期信号Ｓｖ′を
水平ドライブ回路１０及び垂直ドライブ回路１１にそれ
ぞれ出力する。
【００１７】Ｙ色差マトリクス回路９はアスペクト比変
換された輝度信号Ｙ′、色差信号Ｂ−Ｙ′及び色差信号
Ｒ−Ｙ′を三原色信号ＲＧＢにより変換してブランキン
グ回路１２に出力する。ブランキング回路１２は水平ブ
ランキングパルスＨ及び垂直ブランキングパルスＶに応
じて上記三原色信号ＲＧＢにブランキング処理を施し、
このブランキング処理が施された三原色信号ＲＧＢは増
幅器１３で増幅されてＣＲＴ１４に供給される。
換された輝度信号Ｙ′、色差信号Ｂ−Ｙ′及び色差信号
Ｒ−Ｙ′を三原色信号ＲＧＢにより変換してブランキン
グ回路１２に出力する。ブランキング回路１２は水平ブ
ランキングパルスＨ及び垂直ブランキングパルスＶに応
じて上記三原色信号ＲＧＢにブランキング処理を施し、
このブランキング処理が施された三原色信号ＲＧＢは増
幅器１３で増幅されてＣＲＴ１４に供給される。
【００１８】水平偏向回路１０は水平同期信号Ｓｈ′に
応じてＣＲＴ１４の水平偏向ヨークをドライブし、又、
垂直変更回路１１は垂直同期信号Ｓｖ′に応じてＣＲＴ
１４の垂直変更ヨークをドライブし、これら偏向回路１
０，１１により電子ビームが偏向される。そして、水平
偏向回路１０には図１０に示す如くＳ字補正手段である
Ｓ字補正用コンデンサＣが付加されているが、従来例と
異なりＳ字補正コンデンサＣを入／切するスイッチング
手段が設けられていない。即ち、水平偏向系は常にＳ字
補正を施すよう動作する。
応じてＣＲＴ１４の水平偏向ヨークをドライブし、又、
垂直変更回路１１は垂直同期信号Ｓｖ′に応じてＣＲＴ
１４の垂直変更ヨークをドライブし、これら偏向回路１
０，１１により電子ビームが偏向される。そして、水平
偏向回路１０には図１０に示す如くＳ字補正手段である
Ｓ字補正用コンデンサＣが付加されているが、従来例と
異なりＳ字補正コンデンサＣを入／切するスイッチング
手段が設けられていない。即ち、水平偏向系は常にＳ字
補正を施すよう動作する。
【００１９】図１（ａ）には上記アスペクト比変換回路
８の回路ブロック図が示されている。図１（ａ）におい
て、輝度信号Ｙ、色差信号Ｂ−Ｙ及び色差信号Ｒ−Ｙは
各アナログ／デジタル変換器１５ａ，１５ｂ，１５ｃに
供給され、ここでデジタル信号に変換されて後段の各デ
ジタルメモリ１６ａ，１６ｂ，１６ｃにそれぞれ供給さ
れる。この各デジタルメモリ１６ａ，１６ｂ，１６ｃよ
り出力される信号は各デジタル／アナログ変換器１７
ａ，１７ｂ，１７ｃにて再びアナログ信号に戻される。
８の回路ブロック図が示されている。図１（ａ）におい
て、輝度信号Ｙ、色差信号Ｂ−Ｙ及び色差信号Ｒ−Ｙは
各アナログ／デジタル変換器１５ａ，１５ｂ，１５ｃに
供給され、ここでデジタル信号に変換されて後段の各デ
ジタルメモリ１６ａ，１６ｂ，１６ｃにそれぞれ供給さ
れる。この各デジタルメモリ１６ａ，１６ｂ，１６ｃよ
り出力される信号は各デジタル／アナログ変換器１７
ａ，１７ｂ，１７ｃにて再びアナログ信号に戻される。
【００２０】前記各デジタルメモリ１６ａ，１６ｂ，１
６ｃは書き込み制御回路１８にて書き込みを制御され、
又、読み出し制御回路１９にて読み出しを制御される。
書き込み制御回路１８は、位相比較器２０、クロック発
振器２１及び分周器２２から成るＰＬＬ回路にて構成さ
れている。位相比較器２０は入力水平同期信号Ｓｈと書
き込み用水平タイミング信号ｆHWとの位相を比較し、位
相差に応じた電圧値であるコントロール電圧ＶPLLをク
ロック発振器２１に出力する。クロック発振器２１はこ
のコントロール電圧ＶPLLに応じた周波数のクロックを
出力し、この出力クロックが分周器２２に供給されてい
る。分周器２２はクロックを水平周期タイミングの周波
数まで分周した分周クロックを位相比較器２０にフィー
ドバックしている。そして、クロック発振器２１のクロ
ックを書き込みクロックｆCWとして、分周器２２の分周
クロックを書き込み用水平タイミング信号ｆHWとして各
デジタルメモリ１６ａ，１６ｂ，１６ｃに供給してい
る。
６ｃは書き込み制御回路１８にて書き込みを制御され、
又、読み出し制御回路１９にて読み出しを制御される。
書き込み制御回路１８は、位相比較器２０、クロック発
振器２１及び分周器２２から成るＰＬＬ回路にて構成さ
れている。位相比較器２０は入力水平同期信号Ｓｈと書
き込み用水平タイミング信号ｆHWとの位相を比較し、位
相差に応じた電圧値であるコントロール電圧ＶPLLをク
ロック発振器２１に出力する。クロック発振器２１はこ
のコントロール電圧ＶPLLに応じた周波数のクロックを
出力し、この出力クロックが分周器２２に供給されてい
る。分周器２２はクロックを水平周期タイミングの周波
数まで分周した分周クロックを位相比較器２０にフィー
ドバックしている。そして、クロック発振器２１のクロ
ックを書き込みクロックｆCWとして、分周器２２の分周
クロックを書き込み用水平タイミング信号ｆHWとして各
デジタルメモリ１６ａ，１６ｂ，１６ｃに供給してい
る。
【００２１】読み出し制御回路１９は位相比較器２３、
クロック発振器２４、分周器２５及び第１遅延回路２６
のＰＬＬ回路と、第２遅延回路２７とから構成されてい
る。クロック発振器２４のクロックを読み出しクロック
ｆCRとして、第２遅延回路２７を通る分周器２５の分周
クロックを読み出し用水平タイミング信号ｆHRとして各
デジタルメモリ１６ａ，１６ｂ，１６ｃに供給してい
る。
クロック発振器２４、分周器２５及び第１遅延回路２６
のＰＬＬ回路と、第２遅延回路２７とから構成されてい
る。クロック発振器２４のクロックを読み出しクロック
ｆCRとして、第２遅延回路２７を通る分周器２５の分周
クロックを読み出し用水平タイミング信号ｆHRとして各
デジタルメモリ１６ａ，１６ｂ，１６ｃに供給してい
る。
【００２２】クロック発振器２４の発振周波数は下記す
るように変更可能であり、又、分周器２５の分周比も連
動して変更可能に構成されている。即ち、読み出しクロ
ックｆCRの変更に対してはクロック発振器２４の発振周
波数の変更及び分周器２５の分周比の変更によりＰＬＬ
ループが成立し、具体的には発振周波数を４／３倍した
とき、分周比を３／４倍とすれば読み出し用水平タイミ
ング信号ｆHRの周波数は一致する。
るように変更可能であり、又、分周器２５の分周比も連
動して変更可能に構成されている。即ち、読み出しクロ
ックｆCRの変更に対してはクロック発振器２４の発振周
波数の変更及び分周器２５の分周比の変更によりＰＬＬ
ループが成立し、具体的には発振周波数を４／３倍した
とき、分周比を３／４倍とすれば読み出し用水平タイミ
ング信号ｆHRの周波数は一致する。
【００２３】また、第１遅延回路２６及び第２遅延回路
２７の各遅延量（ゼロを含む。）も可変可能に構成さ
れ、読み出し用水平タイミング信号ｆHRの位相は第１及
び第２遅延回路２６，２７により制御され、又、水平同
期信号Ｓｈ′の位相は第１遅延回路２６により制御され
る。
２７の各遅延量（ゼロを含む。）も可変可能に構成さ
れ、読み出し用水平タイミング信号ｆHRの位相は第１及
び第２遅延回路２６，２７により制御され、又、水平同
期信号Ｓｈ′の位相は第１遅延回路２６により制御され
る。
【００２４】図３には発振周波数が一定であるクロック
発振器２１の回路図が、図１（ｂ）には発振周波数が可
変であるクロック発振器２４の回路図がそれぞれ示され
ている。図３及び図１（ｂ）のクロック発振器２１，２
４はインバータ回路を用いた発振器であり、図１（ｂ）
のクロック発振器２４には周波数変調回路３０が付加さ
れている。
発振器２１の回路図が、図１（ｂ）には発振周波数が可
変であるクロック発振器２４の回路図がそれぞれ示され
ている。図３及び図１（ｂ）のクロック発振器２１，２
４はインバータ回路を用いた発振器であり、図１（ｂ）
のクロック発振器２４には周波数変調回路３０が付加さ
れている。
【００２５】図３のクロック発振器２１の発振周波数
は、Ｌ1，Ｃ1，Ｃ2及びバリキャップダイオードＤ1によ
る容量Ｃ3により決定される。発振周波数をｆc、Ｃ1と
Ｃ3の直列容量値をＣ5とすると、
は、Ｌ1，Ｃ1，Ｃ2及びバリキャップダイオードＤ1によ
る容量Ｃ3により決定される。発振周波数をｆc、Ｃ1と
Ｃ3の直列容量値をＣ5とすると、
【００２６】
【数１】
【００２７】となる。よって、バリキャップダイオード
Ｄ1の容量値Ｃ3は図４に示すようにカソード／アノード
間にかかる電圧、即ち、位相比較器２０のコントロール
電圧ＶPLLにより発振周波数がコントロールされる。
Ｄ1の容量値Ｃ3は図４に示すようにカソード／アノード
間にかかる電圧、即ち、位相比較器２０のコントロール
電圧ＶPLLにより発振周波数がコントロールされる。
【００２８】図１（ｂ）のクロック発振器２４の発振周
波数は、上述と同様に位相比較器２３のコントロール電
圧ＶPLLでバリキャップダイオードＤ1の容量値Ｃ3が可
変することにより変化すると共に、他のバリキャップダ
イオードＤ2に変調電圧発生器３１の変調電圧ｖを加え
ることによりその容量値Ｃ4が可変し、これによっても
変化する。
波数は、上述と同様に位相比較器２３のコントロール電
圧ＶPLLでバリキャップダイオードＤ1の容量値Ｃ3が可
変することにより変化すると共に、他のバリキャップダ
イオードＤ2に変調電圧発生器３１の変調電圧ｖを加え
ることによりその容量値Ｃ4が可変し、これによっても
変化する。
【００２９】発振周波数をｆCとすると、
【００３０】
【数２】
【００３１】となる。
【００３２】変調電圧発生器３１はワイドモード以外の
モードでは一定電圧（図６に示すパラボラ波の中心）を
出力し、ワイドモードでは図６に示すパラボラ波の変調
電圧ｖを出力する。
モードでは一定電圧（図６に示すパラボラ波の中心）を
出力し、ワイドモードでは図６に示すパラボラ波の変調
電圧ｖを出力する。
【００３３】以下、上記構成の作用を図５及び図６に基
づき説明する。図５及び図６のグラフは、各デシタルメ
モリ１６ａ，１６ｂ，１６ｃの書き込みアドレスと読み
出しアドレスが示され、１水平区間の映像データの書き
込み位置が縦軸、映像データの読み出し位置が横軸であ
る。
づき説明する。図５及び図６のグラフは、各デシタルメ
モリ１６ａ，１６ｂ，１６ｃの書き込みアドレスと読み
出しアドレスが示され、１水平区間の映像データの書き
込み位置が縦軸、映像データの読み出し位置が横軸であ
る。
【００３４】図７（ａ）に示すフルモード及び図７
（ｃ）に示すズームモード選択時にはクロック発振器２
４の発振周波数及び分周器２５の分周比は基準値に設定
され、第１及び第２遅延回路２６，２７の遅延量はゼロ
に設定される。従って、図５に示すように、各デジタル
メモリ１６ａ，１６ｂ，１６ｃの書き込みと読み出しの
スピードが同じとなり、水平方向に関して圧縮も伸長も
行われずそのままの信号が出力される。又、入力水平同
期信号Ｓｈに対して同じタイミングで読み出し用タイミ
ング信号ｆHR及び出力水平同期信号Ｓｈ′が出力される
ため、遅れもない。
（ｃ）に示すズームモード選択時にはクロック発振器２
４の発振周波数及び分周器２５の分周比は基準値に設定
され、第１及び第２遅延回路２６，２７の遅延量はゼロ
に設定される。従って、図５に示すように、各デジタル
メモリ１６ａ，１６ｂ，１６ｃの書き込みと読み出しの
スピードが同じとなり、水平方向に関して圧縮も伸長も
行われずそのままの信号が出力される。又、入力水平同
期信号Ｓｈに対して同じタイミングで読み出し用タイミ
ング信号ｆHR及び出力水平同期信号Ｓｈ′が出力される
ため、遅れもない。
【００３５】図７（ｂ）に示すノーマルモード選択時に
はクロック発振器２４の発振周波数は４／３倍、分周器
２５の分周比は３／４倍に設定され、第１遅延回路２６
は入力水平同期信号Ｓｈに対して１／８水平区間だけ出
力水平同期信号Ｓｈ′が遅れるよう設定され、第２遅延
回路２７は１／８水平区間の遅延量に設定される。従っ
て、図５に示すように、各デジタルメモリ１６ａ，１６
ｂ，１６ｃの書き込みに対する読み出しスードが４／３
倍とされることにより映像信号が水平方向に対し３／４
の比率で圧縮され出力される。又、読み出しのタイミン
グが１／４水平区間だけ遅れてスタートされると共に水
平偏向のタイミングが１／８水平区間だけ遅れてスター
トされるため映像区間が画面の中央となる。
はクロック発振器２４の発振周波数は４／３倍、分周器
２５の分周比は３／４倍に設定され、第１遅延回路２６
は入力水平同期信号Ｓｈに対して１／８水平区間だけ出
力水平同期信号Ｓｈ′が遅れるよう設定され、第２遅延
回路２７は１／８水平区間の遅延量に設定される。従っ
て、図５に示すように、各デジタルメモリ１６ａ，１６
ｂ，１６ｃの書き込みに対する読み出しスードが４／３
倍とされることにより映像信号が水平方向に対し３／４
の比率で圧縮され出力される。又、読み出しのタイミン
グが１／４水平区間だけ遅れてスタートされると共に水
平偏向のタイミングが１／８水平区間だけ遅れてスター
トされるため映像区間が画面の中央となる。
【００３６】図７（ｄ）に示すワイドモード選択時に
は、フル／ズームモード時と同様にクロック発振器２４
の発振周波数及び分周器２５の分周比は基準値に設定さ
れるが、発振周波数は変調電圧発生器３１よりパラボラ
波の変調電圧ｖが出力され、又、第１及び第２遅延回路
２６，２７の遅延量はゼロに設定される。従って、パラ
ボラ波のＡＬＰの中心を無変調時の発振周波数として読
み出し制御回路１９のＰＬＬループが収束し、パラボラ
波における上側を周波数が高くなる方に、パラボラ波に
おける下側を周波数が低くなる方に周波数変調がかか
る。すると、図６に示すように、書き込みと読み出しの
タイミングは一対一に対応せず、水平方向に対して左右
両サイドでは粗く中央部では細かく読み出しが行われ、
左右両サイドの伸びと中央部の縮みというワイドモード
画面が実現される。
は、フル／ズームモード時と同様にクロック発振器２４
の発振周波数及び分周器２５の分周比は基準値に設定さ
れるが、発振周波数は変調電圧発生器３１よりパラボラ
波の変調電圧ｖが出力され、又、第１及び第２遅延回路
２６，２７の遅延量はゼロに設定される。従って、パラ
ボラ波のＡＬＰの中心を無変調時の発振周波数として読
み出し制御回路１９のＰＬＬループが収束し、パラボラ
波における上側を周波数が高くなる方に、パラボラ波に
おける下側を周波数が低くなる方に周波数変調がかか
る。すると、図６に示すように、書き込みと読み出しの
タイミングは一対一に対応せず、水平方向に対して左右
両サイドでは粗く中央部では細かく読み出しが行われ、
左右両サイドの伸びと中央部の縮みというワイドモード
画面が実現される。
【００３７】この実施例では、水平偏向系にＳ字補正を
有し、このＳ字補正をアスペクト比変換回路８で実質的
にキャンセルすることによりワイドモードを実現したた
め、水平偏向系のＳ字補正を入／切する手段を設ける必
要がない。又、水平非線形処理回路としてアスペクト比
変換回路８を用いたため、従来の回路に周波数変調回路
３０を付加するだけで良い。さらに、水平偏向系にＳ字
補正手段を付加しなくても変調電圧発生器３１から逆パ
ラボラ波の変調電圧を出力させることによってＳ字補正
をかけることができるため、アスペクト比変換回路８の
みでＳ字補正のオン・オフが可能であり、水平偏向系の
Ｓ字補正手段を除くことができる。
有し、このＳ字補正をアスペクト比変換回路８で実質的
にキャンセルすることによりワイドモードを実現したた
め、水平偏向系のＳ字補正を入／切する手段を設ける必
要がない。又、水平非線形処理回路としてアスペクト比
変換回路８を用いたため、従来の回路に周波数変調回路
３０を付加するだけで良い。さらに、水平偏向系にＳ字
補正手段を付加しなくても変調電圧発生器３１から逆パ
ラボラ波の変調電圧を出力させることによってＳ字補正
をかけることができるため、アスペクト比変換回路８の
みでＳ字補正のオン・オフが可能であり、水平偏向系の
Ｓ字補正手段を除くことができる。
【００３８】尚、この実施例では本発明をテレビジョン
受像機に適用した場合を示したが、横長テレビジョン受
像機に接続されるＶＣＲ、ＴＶチューナ、ＡＶスイッ
チ、ＶＴＲ等の映像機器に適用できる。また、変調電圧
波形としてパラボラ波を用いたが、矩形波，三角波，台
形波などを用いても左右両サイドの伸びと中央部の縮み
を違う割合で行うワイドモードを実現できる。さらに、
各種の波形を用いることにより水平方向の伸びと縮みを
自由に制御でき、特殊モードのフィーチャとして利用で
きる。また、この実施例ではソース源アスペスト比が
４：３で画面アスペスト比が１６：９の場合について示
したが、双方のアスペスト比が異なれば略同様に本発明
を適用できる。
受像機に適用した場合を示したが、横長テレビジョン受
像機に接続されるＶＣＲ、ＴＶチューナ、ＡＶスイッ
チ、ＶＴＲ等の映像機器に適用できる。また、変調電圧
波形としてパラボラ波を用いたが、矩形波，三角波，台
形波などを用いても左右両サイドの伸びと中央部の縮み
を違う割合で行うワイドモードを実現できる。さらに、
各種の波形を用いることにより水平方向の伸びと縮みを
自由に制御でき、特殊モードのフィーチャとして利用で
きる。また、この実施例ではソース源アスペスト比が
４：３で画面アスペスト比が１６：９の場合について示
したが、双方のアスペスト比が異なれば略同様に本発明
を適用できる。
【００３９】尚、この実施例では読み出し制御回路１９
のサンプリングクロックの周波数を周波数変調したが、
書き込み制御回路１８のサンプリングクロックの周波数
を周波数変調しても良く、又、双方の制御回路１８，１
９のサンプリングクロックの周波数を周波数変調するよ
う構成しても良い。
のサンプリングクロックの周波数を周波数変調したが、
書き込み制御回路１８のサンプリングクロックの周波数
を周波数変調しても良く、又、双方の制御回路１８，１
９のサンプリングクロックの周波数を周波数変調するよ
う構成しても良い。
【００４０】
【発明の効果】以上述べたように本発明によれば、水平
偏向系にＳ字補正手段を有する映像機器において、映像
信号を記憶するメモリを設け、このメモリの書き込み及
び／又は読み出しのサンプリングクロックの周波数を水
平走査区間周期で周波数変調可能に構成したので、映像
信号に実質的に逆Ｓ字補正と同様の処理を施すことがで
きるため、Ｓ字補正を入／切する手段が必要なく、又
は、レジストレーション調整回路の設定を変化させるこ
となくワイドモードを実現でき水平偏向回路及びレジス
トレーション調整回路を複雑かつコストアップしないで
左右対称な良好な特性が得られるという効果がある。
偏向系にＳ字補正手段を有する映像機器において、映像
信号を記憶するメモリを設け、このメモリの書き込み及
び／又は読み出しのサンプリングクロックの周波数を水
平走査区間周期で周波数変調可能に構成したので、映像
信号に実質的に逆Ｓ字補正と同様の処理を施すことがで
きるため、Ｓ字補正を入／切する手段が必要なく、又
は、レジストレーション調整回路の設定を変化させるこ
となくワイドモードを実現でき水平偏向回路及びレジス
トレーション調整回路を複雑かつコストアップしないで
左右対称な良好な特性が得られるという効果がある。
【００４１】また、映像信号を記憶するメモリを設け、
このメモリの書き込み及び／又は読み出しのサンプリン
グクロックの周波数を水平走査区間周期で周波数変調可
能に構成したので、映像信号に実質的にＳ字補正と同様
の処理を施すことができるため、水平偏向系にＳ字補正
手段及びこれを入／切する手段を設けることなくＳ字補
正を入／切するのと同様の特性が得られるという効果が
ある。
このメモリの書き込み及び／又は読み出しのサンプリン
グクロックの周波数を水平走査区間周期で周波数変調可
能に構成したので、映像信号に実質的にＳ字補正と同様
の処理を施すことができるため、水平偏向系にＳ字補正
手段及びこれを入／切する手段を設けることなくＳ字補
正を入／切するのと同様の特性が得られるという効果が
ある。
【図１】（ａ）はアスペクト比変換回路の回路ブロック
図、（ｂ）はクロック発振器の回路図（実施例）。
図、（ｂ）はクロック発振器の回路図（実施例）。
【図２】テレビジョン受像機の概略回路ブロック図（実
施例）。
施例）。
【図３】クロック発振器の回路図（実施例）。
【図４】コントロール電圧に対する発振周波数の特性線
図（実施例）。
図（実施例）。
【図５】フル／ズーム／ノーマルモードの書き込み・読
み出しタイミングと各信号のタイミングを示す図（実施
例）。
み出しタイミングと各信号のタイミングを示す図（実施
例）。
【図６】ワイドモードの書き込み・読み出しタイミング
と各信号のタイミングを示す図（実施例）。
と各信号のタイミングを示す図（実施例）。
【図７】（ａ）はフルモードの映像表示状態を示す図、
（ｂ）はノーマルモードの映像表示状態を示す図、
（ｃ）はズームモードの映像表示状態を示す図、（ｄ）
はワイドモードの映像表示状態を示す図。
（ｂ）はノーマルモードの映像表示状態を示す図、
（ｃ）はズームモードの映像表示状態を示す図、（ｄ）
はワイドモードの映像表示状態を示す図。
【図８】角速度一定の場合における走査スピードの違い
を示す図（従来例）。
を示す図（従来例）。
【図９】角速度一定の場合における水平方向の映像の伸
縮状態を示す図（従来例）。
縮状態を示す図（従来例）。
【図１０】水平偏向回路図（従来例）。
８…アスペクト比変換回路（映像非線形処理回路） １６ａ，１６ｂ，１６ｃ…デジタルメモリ（メモリ） ２１，２４…クロック発振器
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/00
Claims (4)
- 【請求項１】 水平偏向回路にＳ字補正手段を付加し、
水平偏向系でＳ字補正を施す映像機器において、映像信
号を記憶するメモリを設け、このメモリの書き込み及び
／又は読み出しのサンプリングクロックの周波数を水平
走査区間周期で周波数変調可能なクロック発振器を設け
たことを特徴とする映像機器。 - 【請求項２】 映像信号を記憶するメモリを設け、この
メモリの書き込み及び／又は読み出しのサンプリングク
ロックの周波数を水平走査区間周期で周波数変調可能な
クロック発振器を設けたことを特徴とする映像非線形処
理回路。 - 【請求項３】 周波数変調の被変調波を入力映像信号の
水平同期信号に同期したパラボラ波にて構成したことを
特徴とする請求項１に記載の映像機器。 - 【請求項４】 画面のアスペクト比が１６：９であるこ
とを特徴とする請求項１又は請求項３に記載の映像機
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036646A JPH07250256A (ja) | 1994-03-08 | 1994-03-08 | 映像機器及び映像非線形処理回路 |
| US08/934,309 US5764297A (en) | 1994-03-08 | 1997-09-19 | System for converting aspect ratio of video signal having frequency modulated read clock signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036646A JPH07250256A (ja) | 1994-03-08 | 1994-03-08 | 映像機器及び映像非線形処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07250256A true JPH07250256A (ja) | 1995-09-26 |
Family
ID=12475621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6036646A Pending JPH07250256A (ja) | 1994-03-08 | 1994-03-08 | 映像機器及び映像非線形処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5764297A (ja) |
| JP (1) | JPH07250256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020872A (en) * | 1996-03-22 | 2000-02-01 | Sharp Kabushiki Kaisha | Matrix-type display device and method for driving the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3892542B2 (ja) * | 1996-09-11 | 2007-03-14 | 株式会社東芝 | 画像表示装置 |
| US6191820B1 (en) * | 1998-04-28 | 2001-02-20 | Lg Electronics Inc. | Device and method for converting aspect ratio of video signal |
| JP2000092409A (ja) * | 1998-09-10 | 2000-03-31 | Sony Corp | 映像表示装置 |
| JP2002112069A (ja) | 2000-07-25 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 画像歪補正装置および画像歪補正方法 |
| US20030015975A1 (en) * | 2001-07-17 | 2003-01-23 | Marc Duranton | Device for correcting geometrical faults of a cathode ray tube |
| KR20070089340A (ko) * | 2006-02-28 | 2007-08-31 | 삼성전자주식회사 | 영상 표시 장치 및 그 제어 방법 |
| KR20100083271A (ko) * | 2009-01-13 | 2010-07-22 | 삼성전자주식회사 | 휴대 방송 서비스 공유 방법 및 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605952A (en) * | 1983-04-14 | 1986-08-12 | Rca Corporation | Compatible HDTV system employing nonlinear edge compression/expansion for aspect ratio control |
| US4556906A (en) * | 1983-11-15 | 1985-12-03 | Rca Corporation | Kinescope blanking scheme for wide-aspect ratio television |
| US4622577A (en) * | 1984-02-03 | 1986-11-11 | Rca Corporation | Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal |
| US4729012A (en) * | 1985-08-30 | 1988-03-01 | Rca Corporation | Dual mode television receiver for displaying wide screen and standard aspect ratio video signals |
| US5223936A (en) * | 1989-08-22 | 1993-06-29 | U.S. Philips Corporation | Picture display and video signal processing circuit |
| JP2533393B2 (ja) * | 1990-02-16 | 1996-09-11 | シャープ株式会社 | Ｎｔｓｃ―ｈｄコンバ―タ |
| US5345272A (en) * | 1990-06-01 | 1994-09-06 | Thomson Consumer Electronics, Inc. | Delay matching for video data during expansion and compression |
| KR0159109B1 (ko) * | 1991-09-19 | 1999-01-15 | 강진구 | 화상신호의 종횡비 및 주사선 수 변환장치 |
| JP2904975B2 (ja) * | 1991-10-30 | 1999-06-14 | 三菱電機株式会社 | ワイドアスペクト比のテレビジョン受信機 |
| JPH05219399A (ja) * | 1992-02-03 | 1993-08-27 | Matsushita Electric Ind Co Ltd | パラボラ波形発生回路 |
| JPH0715704A (ja) * | 1993-06-25 | 1995-01-17 | Sony Corp | 受像機 |
-
1994
- 1994-03-08 JP JP6036646A patent/JPH07250256A/ja active Pending
-
1997
- 1997-09-19 US US08/934,309 patent/US5764297A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020872A (en) * | 1996-03-22 | 2000-02-01 | Sharp Kabushiki Kaisha | Matrix-type display device and method for driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5764297A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461431A (en) | Display apparatus for television for displaying an image of different size on a whole display screen | |
| JPH07250256A (ja) | 映像機器及び映像非線形処理回路 | |
| US4722007A (en) | TV receiver having zoom processing apparatus | |
| US4510527A (en) | Horizontal deflection phasing arrangement | |
| JP3131179B2 (ja) | Ｔｖシステムのダブルウインドー処理装置 | |
| US5608463A (en) | Oscillator circuit suitable for picture-in-picture system | |
| CA2042480C (en) | Horizontal deflection circuit | |
| US5523789A (en) | High definition television monitor for displaying video images reproduced from normal standard video signals | |
| US6414723B1 (en) | Double/multi window processing apparatus for television system | |
| JP2615749B2 (ja) | テレビジョン受像機 | |
| JP3330430B2 (ja) | ワイドテレビジョン受像機 | |
| JP3520544B2 (ja) | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 | |
| JP2849746B2 (ja) | 画像表示装置 | |
| JP2844630B2 (ja) | 水平ｓ字補正容量の切換回路 | |
| JP2565174B2 (ja) | 鋸歯状波発生回路 | |
| JPH0698276A (ja) | スクロール制御装置 | |
| JP2961217B2 (ja) | カラー画像表示装置 | |
| JP3302024B2 (ja) | スタティクコンバーゼンス回路 | |
| JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 | |
| JP4540246B2 (ja) | 偏向回路 | |
| JP2916392B2 (ja) | カラーテレビジョン受像機 | |
| JPH07298086A (ja) | 水平直線性補正回路 | |
| JPH1093842A (ja) | Ｔｖ信号処理回路 | |
| JPS61169092A (ja) | 倍密度走査受像機 | |
| JPH08331470A (ja) | 多画面テレビ受像機 |