JPH0728184B2 - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH0728184B2 JPH0728184B2 JP60137257A JP13725785A JPH0728184B2 JP H0728184 B2 JPH0728184 B2 JP H0728184B2 JP 60137257 A JP60137257 A JP 60137257A JP 13725785 A JP13725785 A JP 13725785A JP H0728184 B2 JPH0728184 B2 JP H0728184B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアナログ集積回路において多用されるカレント
ミラー回路に関し、特に、電源利用効率の高いカレント
ミラー回路を提供するものである。
ミラー回路に関し、特に、電源利用効率の高いカレント
ミラー回路を提供するものである。
従来の技術 第2図は最もポピュラーなカレントミラー回路として広
く知れ渡っているカレントミラー回路を示したものであ
り、この回路構成はいまさら説明するまでもなく、アナ
ログ集積回路には必ずといってよいほど使用される。
く知れ渡っているカレントミラー回路を示したものであ
り、この回路構成はいまさら説明するまでもなく、アナ
ログ集積回路には必ずといってよいほど使用される。
第2図のカレントミラー回路は負荷抵抗1が出力トラン
ジスタ2のコレクタとプラス側給電線路3の間に接続さ
れているが、第3図に示すように、負荷抵抗の一端をマ
イナス側給電線路4に接続する場合も度々発生する。特
に、出力トランジスタ2のエミッタ電流が大きい場合、
例えば、この種のカレントミラー回路をプッシュプル型
のパワーアンプの上側の出力段に使用する場合には、バ
イポーラ集積回路の制約から出力トランジスタとしてPN
Pトランジスタを使用することは難しく、必然的に第3
図の回路構成を採らざるを得なくなる。
ジスタ2のコレクタとプラス側給電線路3の間に接続さ
れているが、第3図に示すように、負荷抵抗の一端をマ
イナス側給電線路4に接続する場合も度々発生する。特
に、出力トランジスタ2のエミッタ電流が大きい場合、
例えば、この種のカレントミラー回路をプッシュプル型
のパワーアンプの上側の出力段に使用する場合には、バ
イポーラ集積回路の制約から出力トランジスタとしてPN
Pトランジスタを使用することは難しく、必然的に第3
図の回路構成を採らざるを得なくなる。
発明が解決しようとする問題点 ところで、第3図に示したカレントミラー回路は、電源
電圧の利用効率が良くないという問題点を有している。
すなわち、負荷抵抗1に供給される最大電圧は電源電圧
からトランジスタ2のベース・エミッタ間の順方向電圧
とトランジスタ5のベース・エミッタ間の順方向電圧、
さらには電流源6での降下電圧を差し引いた値となり、
これらの順方向電圧の和に降下電圧を加えた値は1.8Vに
もなる。
電圧の利用効率が良くないという問題点を有している。
すなわち、負荷抵抗1に供給される最大電圧は電源電圧
からトランジスタ2のベース・エミッタ間の順方向電圧
とトランジスタ5のベース・エミッタ間の順方向電圧、
さらには電流源6での降下電圧を差し引いた値となり、
これらの順方向電圧の和に降下電圧を加えた値は1.8Vに
もなる。
電源電圧の利用効率を高くするにはトランジスタ5を取
り除くことが考えられるが、トランジスタ2とトランジ
スタ7のエミッタ面積比が大きく異なる場合には実用的
ではない。
り除くことが考えられるが、トランジスタ2とトランジ
スタ7のエミッタ面積比が大きく異なる場合には実用的
ではない。
問題点を解決するための手段 前記した問題点を解決するために、本発明のカレントミ
ラー回路は、コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第1のトランジスタと、ベ
ースとエミッタがそれぞれ前記第1のトランジスタのベ
ースおよびエミッタに接続され、コレクタ側に接続され
た電流源から受電する第2のトランジスタと、コレクタ
が抵抗を介して前記一方の給電線路に接続され、エミッ
タが前記第1のトランジスタのエミッタに接続され、前
記電流源からの電流の一部がベースに供給される第3の
トランジスタと、エミッタが前記一方の給電線路に接続
され、前記第3のトランジスタのコレクタ電流がベース
に供給され、コレクタ電流を前記第1および第2のトラ
ンジスタのベースに供給する第4のトランジスタを備え
たことを特徴とするものである。
ラー回路は、コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第1のトランジスタと、ベ
ースとエミッタがそれぞれ前記第1のトランジスタのベ
ースおよびエミッタに接続され、コレクタ側に接続され
た電流源から受電する第2のトランジスタと、コレクタ
が抵抗を介して前記一方の給電線路に接続され、エミッ
タが前記第1のトランジスタのエミッタに接続され、前
記電流源からの電流の一部がベースに供給される第3の
トランジスタと、エミッタが前記一方の給電線路に接続
され、前記第3のトランジスタのコレクタ電流がベース
に供給され、コレクタ電流を前記第1および第2のトラ
ンジスタのベースに供給する第4のトランジスタを備え
たことを特徴とするものである。
作用 本発明では前記した構成によって、電源電圧の利用効率
の高いカレントミラー回路を得ることができる。
の高いカレントミラー回路を得ることができる。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。
する。
第1図は本発明の一実施例におけるカレントミラー回路
の回路結線図を示したものであり、コレクタがプラス側
給電線路3に接続され、エミッタ側から負荷抵抗1に給
電するトランジスタ2と、ベースとエミッタがそれぞれ
前記トランジスタ2のベースおよびエミッタに接続さ
れ、コレクタ側に接続された電流源6から受電するトラ
ンジスタ7と、エミッタが前記トランジスタ2のエミッ
タに接続され、前記電流源6からの電流の一部がベース
に供給されるトランジスタ8と、エミッタがプラス側給
電線路3に接続されて、前記トランジスタ8のコレクタ
電流がベースに供給され、コレクタ電流を前記トランジ
スタ2および7のベースに供給するトランジスタ9と前
記トランジスタ9のベース・エミッタ間に接続された抵
抗10によってカレントミラー回路が構成されている。
の回路結線図を示したものであり、コレクタがプラス側
給電線路3に接続され、エミッタ側から負荷抵抗1に給
電するトランジスタ2と、ベースとエミッタがそれぞれ
前記トランジスタ2のベースおよびエミッタに接続さ
れ、コレクタ側に接続された電流源6から受電するトラ
ンジスタ7と、エミッタが前記トランジスタ2のエミッ
タに接続され、前記電流源6からの電流の一部がベース
に供給されるトランジスタ8と、エミッタがプラス側給
電線路3に接続されて、前記トランジスタ8のコレクタ
電流がベースに供給され、コレクタ電流を前記トランジ
スタ2および7のベースに供給するトランジスタ9と前
記トランジスタ9のベース・エミッタ間に接続された抵
抗10によってカレントミラー回路が構成されている。
以上のように構成されたカレントミラー回路について、
第1図によりその動作を説明する。
第1図によりその動作を説明する。
まず、電流源6から供給される電流の一部がトランジス
タ8のベース電流となるので、トランジスタ8のコレク
タ電流が流れ、このコレクタ電流の殆どがトランジスタ
9のベース電流となり、トランジスタ2とトランジスタ
7のベースにはトランジスタ3のコレクタから十分なベ
ース電流が供給される。
タ8のベース電流となるので、トランジスタ8のコレク
タ電流が流れ、このコレクタ電流の殆どがトランジスタ
9のベース電流となり、トランジスタ2とトランジスタ
7のベースにはトランジスタ3のコレクタから十分なベ
ース電流が供給される。
一方、トランジスタ2とトランジスタ7はミラ接続され
ているから両者のエミッタ電流密度は等しく、例えば、
トランジスタ2のエミッタ面積がトランジスタ7のエミ
ッタ面積の5倍に設定されていたとすると、トランジス
タ2のエミッタ電流の5分の1がトランジスタ7のエミ
ッタ電流となる。したがって、トランジスタ2のエミッ
タ電流が電流源6からの供給電流の5倍を越えると、電
流源6からの供給電流のすべてがトランジスタ7によっ
て吸収されてしまうことになり、トランジスタ9を介し
てのトランジスタ2,7へのベース電流の供給が絶たれ
る。
ているから両者のエミッタ電流密度は等しく、例えば、
トランジスタ2のエミッタ面積がトランジスタ7のエミ
ッタ面積の5倍に設定されていたとすると、トランジス
タ2のエミッタ電流の5分の1がトランジスタ7のエミ
ッタ電流となる。したがって、トランジスタ2のエミッ
タ電流が電流源6からの供給電流の5倍を越えると、電
流源6からの供給電流のすべてがトランジスタ7によっ
て吸収されてしまうことになり、トランジスタ9を介し
てのトランジスタ2,7へのベース電流の供給が絶たれ
る。
結局、電流源6からの供給電流とトランジスタ7による
吸収電流とのつりあいがとれた状態に落ち着き、各トラ
ンジスタの直流電流増幅率が十分に大きいものとする
と、負荷抵抗1には、第3図の回路と同じように、電流
源6からの供給電流の6倍の電流が供給される。
吸収電流とのつりあいがとれた状態に落ち着き、各トラ
ンジスタの直流電流増幅率が十分に大きいものとする
と、負荷抵抗1には、第3図の回路と同じように、電流
源6からの供給電流の6倍の電流が供給される。
さて、第1図に示したカレントミラー回路での損失電圧
は、トランジスタ2のベース・エミッタ間の順方向電圧
とトランジスタ9のコレクタ・エミッタ間の飽和電圧の
和、もしくは、トランジスタ8のベース・エミッタ間の
順方向電圧と電流源6での降下電圧の和となり、一般に
は前者の方が大きくなって、これらの順方向電圧に降下
電圧を加えた値は1.1V程度になる。したがって、従来回
路に比べて損失電圧は3分の2以下となる。
は、トランジスタ2のベース・エミッタ間の順方向電圧
とトランジスタ9のコレクタ・エミッタ間の飽和電圧の
和、もしくは、トランジスタ8のベース・エミッタ間の
順方向電圧と電流源6での降下電圧の和となり、一般に
は前者の方が大きくなって、これらの順方向電圧に降下
電圧を加えた値は1.1V程度になる。したがって、従来回
路に比べて損失電圧は3分の2以下となる。
なお、第1図の実施例においては、トランジスタ2のエ
ミッタにトランジスタ7のエミッタとトランジスタ8の
エミッタを直接接続し、前記トランジスタ8のコレクタ
にトランジスタ9のベースを直接接続し、前記トランジ
スタ9のコレクタを前記トランジスタ2のベースに直接
接続しているが、適当に抵抗などを挿入しても本発明の
目的を逸脱するものではない。
ミッタにトランジスタ7のエミッタとトランジスタ8の
エミッタを直接接続し、前記トランジスタ8のコレクタ
にトランジスタ9のベースを直接接続し、前記トランジ
スタ9のコレクタを前記トランジスタ2のベースに直接
接続しているが、適当に抵抗などを挿入しても本発明の
目的を逸脱するものではない。
発明の効果 本発明のカレントイミラー回路は以上の説明からも明ら
かなように、コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第1のトランジスタ(実施
例においてはトランジスタ2)と、ベースとエミッタが
それぞれ前記第1のトランジスタのベースおよびエミッ
タに接続され、コレクタ側に接続された電流源から受電
する第2のトランジスタ(実施例においてはトランジス
タ7)と、コレクタが抵抗を介して前記一方の給電線路
に接続され、エミッタが前記第1のトランジスタのエミ
ッタに接続され、前記電流源からの電流の一部がベース
に供給される第3のトランジスタ(実施例においてはト
ランジスタ8)と、エミッタが前記一方の給電線路に接
続され、前記第3のトランジスタのコレクタ電流がベー
スに供給され、コレクタ電流を前記第1および第2のト
ランジスタのベースに供給する第4のトランジスタ(実
施例においてはトランジスタ9)を備えたことを特徴と
するもので、電源電圧の利用効率の高いカレントミラー
回路を得ることができ、大なる効果を奏する。
かなように、コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第1のトランジスタ(実施
例においてはトランジスタ2)と、ベースとエミッタが
それぞれ前記第1のトランジスタのベースおよびエミッ
タに接続され、コレクタ側に接続された電流源から受電
する第2のトランジスタ(実施例においてはトランジス
タ7)と、コレクタが抵抗を介して前記一方の給電線路
に接続され、エミッタが前記第1のトランジスタのエミ
ッタに接続され、前記電流源からの電流の一部がベース
に供給される第3のトランジスタ(実施例においてはト
ランジスタ8)と、エミッタが前記一方の給電線路に接
続され、前記第3のトランジスタのコレクタ電流がベー
スに供給され、コレクタ電流を前記第1および第2のト
ランジスタのベースに供給する第4のトランジスタ(実
施例においてはトランジスタ9)を備えたことを特徴と
するもので、電源電圧の利用効率の高いカレントミラー
回路を得ることができ、大なる効果を奏する。
第1図は本発明の一実施例におけるカレントミラー回路
の回路結線図、第2図および第3図は従来例を示す回路
結線図である。 2,7,8,9……トランジスタ、6……電流源。
の回路結線図、第2図および第3図は従来例を示す回路
結線図である。 2,7,8,9……トランジスタ、6……電流源。
Claims (2)
- 【請求項1】コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第1のトランジスタと、ベ
ースとエミッタがそれぞれ前記第1のトランジスタのベ
ースおよびエミッタに接続され、コレクタ側に接続され
た電流源から受電する第2のトランジスタと、コレクタ
が抵抗を介して前記一方の給電線路に接続され、エミッ
タが前記第1のトランジスタのエミッタに接続され、前
記電流源からの電流の一部がベースに供給される第3の
トランジスタと、エミッタが前記一方の給電線路に接続
され、前記第3のトランジスタのコレクタ電流がベース
に供給され、コレクタ電流を前記第1および第2のトラ
ンジスタのベースに供給する第4のトランジスタを具備
してなるカレントミラー回路。 - 【請求項2】第1のトランジスタのエミッタに第2のト
ランジスタのエミッタと第3のトランジスタのエミッタ
を接続し、前記第3のトランジスタのコレクタに第4の
トランジスタのベースを接続し、前記第4のトランジス
タのコレクタを前記第1のトランジスタのベースに接続
したことを特徴とする特許請求の範囲第1項記載のカレ
ントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137257A JPH0728184B2 (ja) | 1985-06-24 | 1985-06-24 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137257A JPH0728184B2 (ja) | 1985-06-24 | 1985-06-24 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295708A JPS61295708A (ja) | 1986-12-26 |
| JPH0728184B2 true JPH0728184B2 (ja) | 1995-03-29 |
Family
ID=15194435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137257A Expired - Lifetime JPH0728184B2 (ja) | 1985-06-24 | 1985-06-24 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736496B2 (ja) * | 1987-06-05 | 1995-04-19 | 株式会社東芝 | 半導体回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS5854710A (ja) * | 1981-09-28 | 1983-03-31 | Nec Corp | カレントミラ−回路 |
-
1985
- 1985-06-24 JP JP60137257A patent/JPH0728184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295708A (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2933633B2 (ja) | バッファ増幅器 | |
| GB2217134A (en) | Amplifier circuit | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| EP0715405A2 (en) | Amplifier circuit and method | |
| JP2685285B2 (ja) | トランジスタ回路 | |
| JPH063850B2 (ja) | カレントミラ−回路 | |
| JPS61295708A (ja) | カレントミラ−回路 | |
| JPS62152205A (ja) | カレントミラ−回路 | |
| JPH06260846A (ja) | 電力増幅器 | |
| JP2853278B2 (ja) | 駆動回路 | |
| JP3980337B2 (ja) | トラックホールド回路 | |
| JPH08237044A (ja) | プッシュプル回路 | |
| JPS63178910U (ja) | ||
| JPH03744Y2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 | |
| JPS58104509A (ja) | 電力増幅器 | |
| JPS60257609A (ja) | 出力回路 | |
| JPH0458202B2 (ja) | ||
| JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
| JP2003244839A (ja) | 電源装置 | |
| JPH056803B2 (ja) | ||
| JPH0344449B2 (ja) | ||
| JPS6147007B2 (ja) | ||
| JPS5963713U (ja) | 安定化電源回路装置 | |
| JPS58108823A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |