JPH07325913A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【目的】 信号線の数を増すことなく、ビデオメモリへ
の書込みを高速化する。 【構成】画像データを生成する処理装置１００と、画像
データを保持するビデオメモリ装置２００と、画像を表
示する表示装置４００とを含んで構成される。処理装置
１００は実行部１３０で生成されたデータを交互に保持
するデータラッチ１７１および拡張データラッチ１７２
を有し、ビデオメモリ装置２００は書込みアドレスを生
成するあどれすカウンタ２３０を有する。処理装置１０
０とビデオメモリ装置２００との間のアドレスバスは、
連続転送の途中ではデータを転送するために使用され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像表示のための情報
処理システムに関し、特に画像データをビデオメモリに
転送する機能を有する情報処理装置に関する。

【０００２】

【従来の技術】従来この種の技術では、ビデオメモリへ
のアクセスを高速化するために、データパスを２重化し
てビデオメモリのメモリ部にアクセスを行っている。た
とえば、特開昭６０−１９８６５５号公報には読出し用
データバスと書込み用データバスとを別々に設け、メモ
リブロックに対するデータの書込みと読出しとを同時に
行う画像記憶装置の技術が記載されている。

【０００３】

【発明が解決しようとする課題】しかし、上述の従来技
術では、データバス自体を二重に設けなければならない
ため、信号線が増し、実装上問題があった。また、ビデ
オメモリに対するアクセスはほとんどが書き込みである
ため、従来技術の構成ではビデオメモリへの書込みを高
速化することが困難であった。さらに、ビデオメモリへ
の書込みは表示装置への表示に即座に反映されるもので
あるため、キャッシュメモリなどの一般的な技術によっ
ては高速化することが困難であった。

【０００４】図３を参照すると、ビデオメモリ装置側の
メモリセルのアクセスタイムを２サイクルとした場合の
従来技術による動作を表したタイミングチャートが示さ
れる。信号線の数を増やさないことを前提としたこの従
来技術では、ビデオメモリ装置側のメモリセルのアクセ
スタイムに適合させるため、２サイクル毎にデータバス
およびアドレスバスのそれぞれを介してデータおよびア
ドレスを処理装置からビデオメモリ装置に転送する。し
たがって、転送速度としては、１データ当たり２サイク
ルを要することになる。

【０００５】本発明の目的は、信号線の数を増すことな
く、ビデオメモリへの書込みを高速化することにある。

【０００６】また、本発明の他の目的は、情報処理シス
テムにおけるビデオメモリの使用効率を高めることにあ
る。

【０００７】さらに、本発明の他の目的は、情報処理シ
ステムにおいて、画像表示を高速化することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明の情報処理システムは、画像データを生成する
処理装置と、前記画像データを格納するビデオメモリ装
置と、このビデオメモリ装置が格納する画像データを走
査して画像表示する表示装置と、前記処理装置と前記ビ
デオメモリ装置との間で前記画像データを転送するデー
タバスと、前記処理装置と前記ビデオメモリ装置との間
で前記画像データが格納される前記ビデオメモリ装置内
のアドレスを転送し、前記ビデオメモリ装置における連
続するアドレスに書込みを行う際には前記画像データに
連続する他の画像データを転送するアドレスバスとを含
んで構成される。

【０００９】また、本発明の情報処理システムは、画像
データを生成する処理装置と、前記画像データを格納す
るビデオメモリ装置と、このビデオメモリ装置が格納す
る画像データを走査して画像表示する表示装置と、前記
処理装置と前記ビデオメモリ装置との間を接続するデー
タバスおよびアドレスバスとを含む情報処理システムで
あって、前記処理装置は、前記画像データを生成する画
像データ生成手段と、前記画像データを前記ビデオメモ
リ装置に書込むアドレスを生成するアドレス生成手段
と、前記アドレス生成手段によって生成されたアドレス
と前記画像データ生成手段により生成された画像データ
のいずれかを選択して前記アドレスバスに出力する第１
の選択手段とを含み、前記ビデオメモリ装置は、前記画
像データを複数同時に格納できる画像データ格納手段
と、この画像データ格納手段への書込みアドレスを計数
するアドレス計数手段と、このアドレス計数手段と前記
アドレスバスのいずれかの出力を選択して前記画像デー
タ格納手段にアドレスを与える第２の選択手段とを含
む。

【００１０】また、本発明の情報処理システムにおい
て、前記画像データ生成手段は、前記画像データを保持
する第１のデータ保持部および第２の保持部を含み、前
記アドレス生成手段は、処理対象となる命令が前記画像
データ格納手段への連続するアドレスへの書込み命令で
あると判定した場合、前記画像データを前記第１のデー
タ保持部および前記第２の保持部に交互に保持させ、前
記第１の選択手段で前記第２のデータ保持部および前記
アドレス生成手段の出力を交互に選択するように制御す
ると共に、連続するアドレスへの書込み命令である旨を
前記ビデオメモリ装置へ通知し、前記第２の選択手段
は、前記アドレス生成手段から連続するアドレスへの書
込み命令である旨を通知された場合には前記アドレス計
数手段の出力を選択する。

【００１１】また、本発明の情報処理システムにおい
て、前記アドレス生成手段は、前記画像データ格納手段
へのアドレスを保持して処理対象の命令が前記画像デー
タ格納手段への書込み命令であることを判定する。

【００１２】

【実施例】次に本願発明の情報処理システムの一実施例
について図面を参照して詳細に説明する。

【００１３】図１を参照すると、本発明の一実施例であ
る情報処理システムは、画像データを生成する処理装置
１００と、画像データを保持するビデオメモリ装置２０
０と、画像を表示する表示装置４００とを含んで構成さ
れている。

【００１４】処理装置１００は、命令を解読するデコー
ダ１１０と、デコーダ１１０のデコード結果を保持する
ラッチ１２１と、ラッチ１２１が保持する命令を実行し
てデータを生成する実行部１３０と、ラッチ１２１が保
持する命令に基づいて実効アドレスを生成するアドレス
生成部１４０と、ビデオメモリのアドレスを保持するビ
デオメモリアドレスレジスタ１５０と、ラッチ１２１が
保持する命令がビデオメモリへの書込み命令であること
を検出し、また、書込み命令が連続するアドレスへの書
込みを行うものであることを検出するアドレス判定部１
６０と、実行部１３０で生成されたデータを交互に保持
するデータラッチ１７１および拡張データラッチ１７２
と、アドレス生成部１４０で生成されたアドレスを保持
するアドレスラッチ１７３と、アドレス判定部１６０の
出力を保持するラッチ１７４と、ラッチ１２１が保持す
る命令の制御情報を保持するラッチ１７５と、ラッチ１
７４および１７５から制御信号を生成する制御部１８０
と、拡張データラッチ１７２またはアドレスラッチ１７
３のいずれかの出力を選択するセレクタ１９０とを含ん
でいる。

【００１５】処理装置１００は２段のパイプライン構成
を有している。デコーダ１１０はフェッチされた命令を
解読する。ラッチ１２１はデコーダ１１０の出力を一旦
保持する。ここまでが１段目のステージである。次に、
このラッチ１２１の保持するデコード済みの命令に関し
て各部が以下の処理を行う。実行部１３０は、図示しな
いレジスタ群からデータを読み出し、その読み出したデ
ータに対して四則演算などの処理を行う。アドレス生成
部１４０は、メモリアクセス命令の場合の実効アドレス
を生成する。このアドレス生成にあたっては、処理装置
固有のアドレッシング方式にしたがって、たとえばベー
スレジスタやインデックスレジスタとの加算などを行
う。ビデオメモリアドレスレジスタ１５０には、ビデオ
メモリに割り当てられている領域のメモリアドレスが、
あらかじめ保持されているものとする。アドレス判定部
１６０は、ラッチ１２１の保持する命令がメモリ書込み
命令である場合に、アドレス生成部１４０によって生成
された実効アドレスがビデオメモリアドレスレジスタ１
５０の保持するビデオメモリアドレスの領域に含まれる
か否かを判断する。アドレス判定部１６０は、さらに、
メモリ書込み命令連続した場合に、それらのメモリアド
レスが連続するか否かを判断する。これらの機能を実現
するために、アドレス判定部１６０は比較器を含んで構
成される。

【００１６】ここまでの処理の結果として、実行部１３
０の出力はデータラッチ１７１が保持する。なお、連続
するビデオメモリへの書込み命令であった場合には、実
行部１３０の出力はデータラッチ１７１と拡張データラ
ッチ１７２とに交互に保持される。アドレス生成部１４
０の出力はアドレスラッチ１７３に保持される。アドレ
ス判定部１６０の出力はラッチ１７４に保持される。ラ
ッチ１２１の内容はラッチ１７５に保持される。ここま
でが２段目のステージである。

【００１７】制御部１８０は、ラッチ１７４および１７
５からの制御信号にしたがって、以下の処理を行う。制
御部１８０は、メモリ書込み命令が連続して、かつ、ビ
デオメモリのアドレスが連続する場合には、拡張データ
ラッチ１７２を選択するようにセレクタ１９０へ制御信
号を与え、それ以外の場合にはデータラッチ１７１を選
択するようにセレクタ１９０へ制御信号を与える。この
セレクタ１９０の出力はアドレスバス３２０に出力され
る。また、制御部１８０は、制御バスを介してビデオメ
モリ装置２００に制御信号を出力する。この制御信号
は、メモリへの書込みの指示を含んでいる。さらに、制
御部１８０は、メモリ書込み命令が連続して、かつ、ビ
デオメモリのアドレスが連続する場合には、信号線１８
５を介して、ビデオメモリ装置２００内のビデオメモリ
制御部２１０に対して、その旨を伝える。以下、この状
態を連続転送モードという。

【００１８】ビデオメモリ装置２００は、ビデオメモリ
装置２００内の各部を制御するビデオメモリ制御部２１
０と、画像データを記憶するビデオメモリセル２２０
と、連続転送モード時に書込みアドレスをカウントする
アドレスカウンタ２３０と、アドレスバス３２０上のア
ドレスまたはデータを保持するアドレスラッチ２４１
と、でデータバス３３０上のデータをラッチするデータ
ラッチ２４２と、アドレスカウンタ２３０またはアドレ
スラッチ２４１のいずれかの出力を選択してビデオメモ
リセル２２０にアクセスすべきアドレスを与えるセレク
タ２５０とを含んで構成される。

【００１９】ビデオメモリセル２２０はデータポートを
２つ設けている。ビデオメモリ制御部２１０から与えら
れる制御信号によって、セレクタ２５０から与えられる
アドレスを基点として、データラッチ２４２または２４
１のいずれか一方、もしくは両者の内容がビデオメモリ
セル２２０に書き込まれる。２組のデータを同時に書き
込むビデオメモリセル２２０の内部構成としてはいくつ
かの実現方法が考えられる。ここでは、例として、４バ
イトのデータを２組同時に書き込む場合を考える。ま
ず、４バイトを１語とするメモリセルを２組備えて、４
バイトのデータを別々に書き込めるように構成すること
が考えられる。また、８バイトを１語とするメモリセル
を１組だけ備えて、１語に収まる４バイトデータ２つを
同時に書き込むように構成してもよい。但し、この場合
には、８バイトの内４バイトだけを書き替えようとする
には、一度８バイトのデータを読み出してレジスタ等の
上で４バイトの部分を書き替えてからあらためてメモリ
セル部分に書き込む必要が生じる。アドレスカウンタ２
３０は、メモリ書込み命令の最初の処理の際にアドレス
ラッチ２４１の内容を取り込み、以降連続してアクセス
される間はアドレスを２データ分ずつ、上記例では８バ
イト分ずつ、計数していく。セレクタ２５０は連続する
アドレスについてメモリ書込みが行われる場合はアドレ
スカウンタ２３０の内容を出力し、それ以外の場合はア
ドレスラッチ２４１の内容を出力する。ビデオメモリセ
ル２２０に格納された画像データは定期的に走査されて
表示装置４００に表示される。

【００２０】次に本発明の情報処理システムの上記実施
例の動作について説明する。

【００２１】図２を参照すると、本発明の一実施例にお
けるタイムチャートはマシンサイクルＴ＝Ｔ１からＴ８
までの動作状態を表している。なお、この図２における
命令１から命令８は全てビデオメモリへの書込み命令で
あるとする。

【００２２】図１および図２を参照すると、マシンサイ
クルＴ＝Ｔ１においては、命令１がデコーダ１１０によ
ってデコードされて、デコード済みの命令１がラッチ１
２１に保持される。このデコード処理は、Ｔ＝Ｔ２で命
令２、Ｔ＝Ｔ３で命令３、といった具合に原則として毎
サイクル行われていく。

【００２３】マシンサイクルＴ＝Ｔ２では、命令１に係
るデータおよびアドレスがそれぞれ実行部１３０および
アドレス生成部１４０によって生成されて、それぞれデ
ータラッチ１７１およびアドレスラッチ１７３に保持さ
れる。この生成処理は、Ｔ＝Ｔ３で命令２、Ｔ＝Ｔ４で
命令３、といった具合に原則として毎サイクル行われて
いく。但し、実行部１３０の出力は後述のように拡張デ
ータラッチ１７２にラッチされる場合がある。

【００２４】また、アドレス判定部１６０は、ラッチ１
２１の内容から当該命令がメモリ書込み命令であること
を検出し、ビデオメモリアドレスレジスタ１５０の内容
とアドレス生成部１４０で生成されたアドレスがビデオ
メモリへのアドレスであることを検出する。この情報は
ラッチ１７４に保持される。

【００２５】マシンサイクルＴ＝Ｔ３では、命令１に係
る内容が、データラッチ１７１およびアドレスラッチ１
７３からデータバス３３０およびアドレスバス３２０に
出力される。これらデータバス３３０およびアドレスバ
ス３２０上の値はそれぞれデータラッチ２４２およびア
ドレスラッチ２４１に保持される。また、制御部１８０
からのビデオメモリのための制御信号が制御バス３１０
を介してビデオメモリ装置２００内のビデオメモリ制御
部２１０に送られる。

【００２６】また、アドレス判定部１６０は、Ｔ＝Ｔ２
の場合と同様に、ビデオメモリへの書込みであることを
検出し、さらに、アドレスラッチ１７３に保持されたア
ドレスとアドレス生成部１４０で生成されたアドレスと
の差が１データ分であることを検出して、連続アクセス
であると判断する。すなわち、この状態が上述の連続転
送モードである。これにより、実行部１３０の出力Ｄ２
はデータラッチ１７１ではなく、拡張データラッチ１７
２に保持される。以降、連続転送モードである間は、実
行部１３０の出力はデータラッチ１７１と拡張データラ
ッチ１７２に交互に保持される。また、アドレス生成部
１４０により生成されたアドレスは毎サイクルアドレス
ラッチに保持されているが、この連続転送モードではそ
のアドレスはビデオメモリ装置２００に出力されない。
また、この連続転送モードである旨は信号線１８５を介
して、制御部１８０からビデオメモリ制御部２１０に伝
えられる。

【００２７】マシンサイクルＴ＝Ｔ４では、命令１に係
るアクセスがビデオメモリセル２２０に対して行われ
る。このビデオメモリセル２２０に対するアクセスは２
サイクル要するものと仮定する。したがって、このアク
セスはＴ＝Ｔ５までかかる。

【００２８】マシンサイクルＴ＝Ｔ５では、データラッ
チ１７１に保持されている命令３に係るデータＤ３がデ
ータバス３３０に出力される。また、連続転送モードで
あることから制御部１８０は、セレクタ１９０を切り換
えてアドレスバス３２０上に拡張データラッチ１７２の
内容Ｄ２を出力する。これらデータバス３３０およびア
ドレスバス３２０上の値はそれぞれデータラッチ２４２
およびアドレスラッチ２４１に保持される。ビデオメモ
リ装置２００内では、アドレスカウンタ２３０はビデオ
メモリ制御部２１０の制御の下、アドレスラッチ２４１
の内容に２データ分のデータ長を加えたアドレスＡ３を
アドレスカウンタ２３０に入力する。

【００２９】マシンサイクルＴ＝Ｔ６では、データラッ
チ２４２の保持するデータＤ３とアドレスラッチ２４１
の保持するデータＤ２とがそれぞれデータポートに入力
され、ビデオメモリセル２２０に書き込まれる。この際
のアドレスＡ３は、ビデオメモリ制御部２１０の制御
下、セレクタ２５０でアドレスカウンタ２３０を選択す
ることにより得られる。

【００３０】上記動作を繰り返すことにより、２サイク
ル毎に２つのデータを転送することができる。したがっ
て、十分な長さのデータに対する転送速度としては、１
データ当たり１サイクルで処理できることになる。

【００３１】このように、本発明の一実施例では、処理
装置１００側に拡張データラッチ１７２を設けて、ビデ
オメモリ装置２００側にアドレスカウンタ２３０を設け
て、アドレスバス３２０にデータを流すように構成した
ことにより、アクセスタイムが２サイクルのメモリセル
２２０に対して倍速でデータを書き込むことができる。

【００３２】

【発明の効果】以上の説明で明らかなように、本発明に
よると、連続転送モード下でアドレスバスをデータ転送
のために使用することにより、信号線の数を増すことな
くビデオメモリへの書込みを高速化することができる。

【００３３】また、ビデオメモリへのデータ供給能力を
高めることにより、ビデオメモリの使用効率を高めるこ
とができる。

【００３４】さらに、ビデオメモリへの書込みを高速化
することにより、画像表示を高速化することができる。

【図面の簡単な説明】

【図１】本発明の情報処理システムの一実施例の構成を
示すブロック図である。

【図２】本発明の一実施例の情報処理システムの動作を
表す図である。

【図３】従来技術による情報処理システムの動作を表す
図である。

【符号の説明】

１００ 処理装置 １１０ デコーダ １２１ ラッチ １３０ 実行部 １４０ アドレス生成部 １５０ ビデオメモリアドレスレジスタ １６０ アドレス判定部 １７１ データラッチ １７２ 拡張データラッチ １７３ アドレスラッチ １７４，１７５ ラッチ １８０ 制御部 １９０ セレクタ ２００ ビデオメモリ装置 ２１０ ビデオメモリ制御部 ２２０ ビデオメモリセル ２３０ アドレスカウンタ ２４１ アドレスラッチ ２４２ データラッチ ２５０ セレクタ ３１０ 制御バス ３２０ アドレスバス ３３０ データバス ４００ 表示装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像データを生成する処理装置と、 前記画像データを格納する画像データ格納装置と、 この画像データ格納装置が格納する画像データを走査し
   て画像表示する表示装置と、 前記処理装置と前記画像データ格納装置との間で前記画
   像データを転送するデータバスと、 前記処理装置と前記画像データ格納装置との間で前記画
   像データが格納される前記画像データ格納装置内のアド
   レスを転送し、前記画像データ格納装置における連続す
   るアドレスに書込みを行う際には前記画像データに連続
   する他の画像データを転送するアドレスバスとを含むこ
   とを特徴とする情報処理システム。
2. 【請求項２】 画像データを生成する処理装置と、前記
   画像データを格納する画像データ格納装置と、この画像
   データ格納装置が格納する画像データを走査して画像表
   示する表示装置と、前記処理装置と前記画像データ格納
   装置との間を接続するデータバスおよびアドレスバスと
   を含む情報処理システムであって、 前記処理装置は、前記画像データを生成する画像データ
   生成手段と、前記画像データを前記画像データ格納装置
   に書込むアドレスを生成するアドレス生成手段と、前記
   アドレス生成手段によって生成されたアドレスと前記画
   像データ生成手段により生成された画像データのいずれ
   かを選択して前記アドレスバスに出力する第１の選択手
   段とを含み、 前記画像データ格納装置は、前記画像データを複数同時
   に格納できる画像データ格納手段と、この画像データ格
   納手段への書込みアドレスを計数するアドレス計数手段
   と、このアドレス計数手段と前記アドレスバスのいずれ
   かの出力を選択して前記画像データ格納手段にアドレス
   を与える第２の選択手段とを含むことを特徴とする情報
   処理システム。
3. 【請求項３】 前記画像データ生成手段は、前記画像デ
   ータを保持する第１のデータ保持部および第２の保持部
   を含み、 前記アドレス生成手段は、処理対象となる命令が前記画
   像データ格納手段への連続するアドレスへの書込み命令
   であると判定した場合、前記画像データを前記第１のデ
   ータ保持部および前記第２の保持部に交互に保持させ、
   前記第１の選択手段で前記第２のデータ保持部および前
   記アドレス生成手段の出力を交互に選択するように制御
   すると共に、連続するアドレスへの書込み命令である旨
   を前記画像データ格納装置へ通知し、 前記第２の選択手段は、前記アドレス生成手段から連続
   するアドレスへの書込み命令である旨を通知された場合
   には前記アドレス計数手段の出力を選択することを特徴
   とする請求項２記載の情報処理システム。