JPH0734320B2 - メモリセル検証装置 - Google Patents
メモリセル検証装置Info
- Publication number
- JPH0734320B2 JPH0734320B2 JP5964586A JP5964586A JPH0734320B2 JP H0734320 B2 JPH0734320 B2 JP H0734320B2 JP 5964586 A JP5964586 A JP 5964586A JP 5964586 A JP5964586 A JP 5964586A JP H0734320 B2 JPH0734320 B2 JP H0734320B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- threshold
- vcc
- unused
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 本発明は、書込み中に取得できるしきい値ドロップに基
づきメモリセルを検証する装置に関する。
づきメモリセルを検証する装置に関する。
前世代のメモリセル（EPROM型）において、プログラミ
ング電圧は12.5ボルトに低減されており、未使用のセル
条件に比較して、書込みにおいて取得できるしきい値変
化すなわちドロップをかなり低減させる結果になってい
た。
ング電圧は12.5ボルトに低減されており、未使用のセル
条件に比較して、書込みにおいて取得できるしきい値変
化すなわちドロップをかなり低減させる結果になってい
た。
書込まれていてもいなくても、セルの状態情報を、種々
の方法で利用できる１または０の２進情報に変換するた
めに、通常、差動検波増幅器が利用されるが、この増幅
器は、検査されているセルの状態に基づいて、２つの制
御入力、すなわち検査されているセルを含む回路分岐か
らの１つと、未使用のセルを含む他の回路分岐からの１
つを有する比較器の１方向または他方向で不平衡を発生
する。
の方法で利用できる１または０の２進情報に変換するた
めに、通常、差動検波増幅器が利用されるが、この増幅
器は、検査されているセルの状態に基づいて、２つの制
御入力、すなわち検査されているセルを含む回路分岐か
らの１つと、未使用のセルを含む他の回路分岐からの１
つを有する比較器の１方向または他方向で不平衡を発生
する。
これらは、非常に小さいしきい値ドロップをも検出する
ことのできる、非常に感応しやすい高利得増幅器であ
る。
ことのできる、非常に感応しやすい高利得増幅器であ
る。
非常に小さいしきい値ドロップはまた、書込み中、書込
み状態と非書込み状態の間を識別する能力に関して、お
よび長過ぎてはいけない読出し時間に関しての両方に、
問題を作り出している。セルの小さい、不可避の負荷損
（固有負荷損）は重要なものになる。
み状態と非書込み状態の間を識別する能力に関して、お
よび長過ぎてはいけない読出し時間に関しての両方に、
問題を作り出している。セルの小さい、不可避の負荷損
（固有負荷損）は重要なものになる。
実際には、しきい値ドロップが、最小のアクセス時間
で、広範囲にわたる電力および温度の正確な検出を保証
するようなものであるのが都合がよいと言うべきであろ
う。また、セルの固有の負荷損に対する、あの安全性マ
ージンを保証することも望ましい。
で、広範囲にわたる電力および温度の正確な検出を保証
するようなものであるのが都合がよいと言うべきであろ
う。また、セルの固有の負荷損に対する、あの安全性マ
ージンを保証することも望ましい。
現在、小さいしきい値ドロップ問題は書込み法（インテ
リジェントアルゴリズム）を利用して回避されるが、該
書込み法はセルの状態についての通常の検証後、ある安
全性のマージンを加えるために、長めの最終インパルス
を利用することを必要とする。
リジェントアルゴリズム）を利用して回避されるが、該
書込み法はセルの状態についての通常の検証後、ある安
全性のマージンを加えるために、長めの最終インパルス
を利用することを必要とする。
しかし、それは必要な安全性マージンを保証することな
く、書込み時間の損失をもたらすので、この解決は最適
ではない。
く、書込み時間の損失をもたらすので、この解決は最適
ではない。
所で、別のやり方で、その高感度によって許容されるよ
り高いしきい値に基づいて、別のやり方で、増幅器によ
って識別し得るより高いしきい値ドロップに基づいてセ
ルの検証を可能にするような方法で、セルの状態を感知
することのできる装置を達成することにより、効果的解
決がなされ得ることが明らかになったのである。
り高いしきい値に基づいて、別のやり方で、増幅器によ
って識別し得るより高いしきい値ドロップに基づいてセ
ルの検証を可能にするような方法で、セルの状態を感知
することのできる装置を達成することにより、効果的解
決がなされ得ることが明らかになったのである。
本発明の目的は、従って、書込み中、取得することので
きるしきい値ドロップに基づいてメモリセルの検証を行
ない、かなり高いしきい値ドロップに基づいて書込まれ
たセルを識別することができ、書込み段における諸問題
を回避する装置を達成することである。
きるしきい値ドロップに基づいてメモリセルの検証を行
ない、かなり高いしきい値ドロップに基づいて書込まれ
たセルを識別することができ、書込み段における諸問題
を回避する装置を達成することである。
本発明によれば、前記目的は、検査されているセルを含
む回路分岐からの１つ、および未使用のセルを含む別の
回路分岐からの１つの、２つの制御入力を有する比較器
を備え、前記別の回路分岐はまた、前記未使用のセルと
並列に、調整可能な方法で制御された別の基準セルを有
することを特徴とする装置によって達成される。
む回路分岐からの１つ、および未使用のセルを含む別の
回路分岐からの１つの、２つの制御入力を有する比較器
を備え、前記別の回路分岐はまた、前記未使用のセルと
並列に、調整可能な方法で制御された別の基準セルを有
することを特徴とする装置によって達成される。
すなわち、通常の差動検波増幅器に、未使用のセルの側
で、基準セルが付加されており、それによって比較器の
不平衡点を、従って該装置によって識別し得るしきい値
ドロップを変化することが可能となる。
で、基準セルが付加されており、それによって比較器の
不平衡点を、従って該装置によって識別し得るしきい値
ドロップを変化することが可能となる。
このことによって、書込み要件により適合した検証を実
行し、かつ、周知の技法におけるような追加の検証イン
パルスを回避することができる。あるいは、検証により
不満足が証明される場合、不十分なしきい値ドロップを
有するセルを放棄して、それらを冗長セルで選択的に置
換することが可能である。
行し、かつ、周知の技法におけるような追加の検証イン
パルスを回避することができる。あるいは、検証により
不満足が証明される場合、不十分なしきい値ドロップを
有するセルを放棄して、それらを冗長セルで選択的に置
換することが可能である。
本発明についてのこれらのおよび他の特徴は、添付の図
面に例示される実施例についての下記の詳細な説明によ
って明らかになるであろう。
面に例示される実施例についての下記の詳細な説明によ
って明らかになるであろう。
第１図に示される装置は、電圧Vccにより分極化された
それぞれの回路分岐ＲとＭによって制御される、正と負
の、２つの入力を有するCPを備えている。第１図のVor
とVomは、比較器の入力電圧を示しているが、該電圧は
前述の回路分岐によって発生される。
それぞれの回路分岐ＲとＭによって制御される、正と負
の、２つの入力を有するCPを備えている。第１図のVor
とVomは、比較器の入力電圧を示しているが、該電圧は
前述の回路分岐によって発生される。
主要のすなわちマトリックス分岐を構成する回路分岐Ｍ
は、Cmで表示されて電圧Vccによって制御可能な（マル
チセルメモリ内で選択される場合）検査中のセルと、分
極電圧Vbを有する容量性減結合トランジスタTdmおよ
び、電圧Vccにより分極化され、利得Klmを有する負荷ト
ランジスタTlmを有する。Imは、回路分岐Ｍを流れる電
流を示す。
は、Cmで表示されて電圧Vccによって制御可能な（マル
チセルメモリ内で選択される場合）検査中のセルと、分
極電圧Vbを有する容量性減結合トランジスタTdmおよ
び、電圧Vccにより分極化され、利得Klmを有する負荷ト
ランジスタTlmを有する。Imは、回路分岐Ｍを流れる電
流を示す。
基準分岐を構成する回路分岐Ｒは、分極Vccおよび利得K
lr＞Klmを有する負荷トランジスタTlrと、分極Vbを有す
る容量性減結合トランジスタTdr、および逆の制御電圧
▲▼とMMを有するエンハンスメント型トランジスタ
T1とT2の中から交代的に選択可能であって、電圧Vccに
よって制御可能な未使用のセルCv、および、それがまた
制御電圧Vccを利用することになる電圧発生器すなわち
分圧器Ｇを介する調整可能電圧Vcc−Vmによって制御可
能な別の基準セルCr、とを有している。Irは回路分岐Ｒ
を通って流れる電流を表わす。
lr＞Klmを有する負荷トランジスタTlrと、分極Vbを有す
る容量性減結合トランジスタTdr、および逆の制御電圧
▲▼とMMを有するエンハンスメント型トランジスタ
T1とT2の中から交代的に選択可能であって、電圧Vccに
よって制御可能な未使用のセルCv、および、それがまた
制御電圧Vccを利用することになる電圧発生器すなわち
分圧器Ｇを介する調整可能電圧Vcc−Vmによって制御可
能な別の基準セルCr、とを有している。Irは回路分岐Ｒ
を通って流れる電流を表わす。
T1が伝導し、T2がカットオフすることで、装置は、周知
の型の差動増幅器のように正確に書込みフェーズで動作
する。すなわち、それは検査中のセルCmを未使用のセル
Cvと比較し、２つの負荷トランジスタTlrとTlmの異なる
利得効果Klr＞Klmによって、検査中のセルCmもまた未使
用である場合（従ってIm≠０）、１方向において比較器
CPの不平衡を生じさせ（Vor＞Vom）、そして検査中のセ
ルが書込まれている場合（従ってIm＝０あるいはIrより
幾らか小さい）、反対方向において比較器CPそれ自体の
不平衡を生じさせる（Vor＜Vom）。
の型の差動増幅器のように正確に書込みフェーズで動作
する。すなわち、それは検査中のセルCmを未使用のセル
Cvと比較し、２つの負荷トランジスタTlrとTlmの異なる
利得効果Klr＞Klmによって、検査中のセルCmもまた未使
用である場合（従ってIm≠０）、１方向において比較器
CPの不平衡を生じさせ（Vor＞Vom）、そして検査中のセ
ルが書込まれている場合（従ってIm＝０あるいはIrより
幾らか小さい）、反対方向において比較器CPそれ自体の
不平衡を生じさせる（Vor＜Vom）。
書込まれたセル内で発生するしきい値ドロップが、未使
用状態に比較して変化している装置の働きを分析するこ
とは、準静的読出し条件のもとで、および比較器利得は
不定であるとの単純な想定により、下記のように行なわ
れることができる、 Ir＝Kc（Vcc−Vtc）２ （１） Im＝Kc（Vcc−Vtc＋DVtc）２ （２） Im＝Klm（Vcc−Vtl＋Vom）２ （３） Ir＝Klr（Vcc−Vtl＋Vor）２ ＝A2Klm（Vcc−Vtl−Vor）２ （４） 但し、A2＝Klr/Klm,Vtcは未使用のセルのしきい値、DVt
cは書込みによって生ずるしきい値ドロップ、Kc,Klmお
よびKlrはそれぞれセルの利得、マトリックス側の負荷
トランジスタTlmの利得ならびに基準側の負荷トランジ
スタTlrの利得であり、さらにVtlは２つの負荷トランジ
スタのしきい値となっている。
用状態に比較して変化している装置の働きを分析するこ
とは、準静的読出し条件のもとで、および比較器利得は
不定であるとの単純な想定により、下記のように行なわ
れることができる、 Ir＝Kc（Vcc−Vtc）２ （１） Im＝Kc（Vcc−Vtc＋DVtc）２ （２） Im＝Klm（Vcc−Vtl＋Vom）２ （３） Ir＝Klr（Vcc−Vtl＋Vor）２ ＝A2Klm（Vcc−Vtl−Vor）２ （４） 但し、A2＝Klr/Klm,Vtcは未使用のセルのしきい値、DVt
cは書込みによって生ずるしきい値ドロップ、Kc,Klmお
よびKlrはそれぞれセルの利得、マトリックス側の負荷
トランジスタTlmの利得ならびに基準側の負荷トランジ
スタTlrの利得であり、さらにVtlは２つの負荷トランジ
スタのしきい値となっている。
上述のように、検査中のセルは、Vor＜Vomの場合は書込
まれ、Vor＞Vomの場合は書込まれていないことが明らか
になる。セルは低いVcc値に対しては書込まれ、高い方
の値に対しては書込まれないように言えることができる
ので、Vccの値に依存するVor＝Vomに対する不確定しき
い値となる。
まれ、Vor＞Vomの場合は書込まれていないことが明らか
になる。セルは低いVcc値に対しては書込まれ、高い方
の値に対しては書込まれないように言えることができる
ので、Vccの値に依存するVor＝Vomに対する不確定しき
い値となる。
最高作動Vcc（Vccmax）とマトリックスセルのしきい値
ドロップ（DVtc）との間の関係は、Vor＝Vomを、（３）
と（４）に置くことによって取得することができ、従っ
て下記を得る、 Ir＝A2Im （５） 次いで、（１），（２）および（５）を結合して、下記
を導くのであるが、 Kc（Vccmax−Vtc）２＝A2Kc（Vccmax−Vtc−DVtc）２ そこから平易なパスにより下記が得られる。
ドロップ（DVtc）との間の関係は、Vor＝Vomを、（３）
と（４）に置くことによって取得することができ、従っ
て下記を得る、 Ir＝A2Im （５） 次いで、（１），（２）および（５）を結合して、下記
を導くのであるが、 Kc（Vccmax−Vtc）２＝A2Kc（Vccmax−Vtc−DVtc）２ そこから平易なパスにより下記が得られる。
この関係から明らかに、利用できる最大Vccはしきい値
ドロップDVtcの増加に比してより高く、そしてＡをでき
るだけ小さくすれば、確かに有益である。
ドロップDVtcの増加に比してより高く、そしてＡをでき
るだけ小さくすれば、確かに有益である。
一方、技術的な計算および実験的テストの結果、実際に
利大できる最大値であるVcc＝6Vで、書込みを検証する
際に従来の方法で利用される第１図の装置に関して、し
きい値ドロップはなお低すぎて、正しい読取りおよび正
しい装置動作を保証することができない。
利大できる最大値であるVcc＝6Vで、書込みを検証する
際に従来の方法で利用される第１図の装置に関して、し
きい値ドロップはなお低すぎて、正しい読取りおよび正
しい装置動作を保証することができない。
この問題は、未使用のセルCvの代りに基準セルCrを装置
内で使用することによって、すなわちT1をカットオフで
T2が伝導して動作することによって、うまく避けられ
る。
内で使用することによって、すなわちT1をカットオフで
T2が伝導して動作することによって、うまく避けられ
る。
このように、式（１）は下記のように変わる。
Ir＝Kc（Vcc−Vm−Vtc）２ （７） （７）を（２）および（５）と結合することによって下
記を得ることができ、 Kc（Vccmax−Vm−Vtc）２ ＝A2Kc（Vccmax−Vtc−DVtc）２ （８） そして最後に、 となるが、そこから明らかに、Vcc−Vmを有する基準セ
ルCrの制御ゲートを分極化することによって得られる効
果は、所定Vccmaxを有する書込まれたセルを確実に検証
するためには、分極Vccを有する未使用のセルに通常関
連する同じVccmaxを確保するために要するしきい値ドロ
ップ（DVtc）より大きいそれ（DVtc′）が必要であると
いうこと、すなわち、 ということである。
記を得ることができ、 Kc（Vccmax−Vm−Vtc）２ ＝A2Kc（Vccmax−Vtc−DVtc）２ （８） そして最後に、 となるが、そこから明らかに、Vcc−Vmを有する基準セ
ルCrの制御ゲートを分極化することによって得られる効
果は、所定Vccmaxを有する書込まれたセルを確実に検証
するためには、分極Vccを有する未使用のセルに通常関
連する同じVccmaxを確保するために要するしきい値ドロ
ップ（DVtc）より大きいそれ（DVtc′）が必要であると
いうこと、すなわち、 ということである。
基準に適切な大きさを与えることによって、固有の負荷
損および雑音に対する保証に加えて、最小のアクセス時
間で、全電源電圧と温度範囲にわたって正しい動作を保
証するようなマージンを前もって決定することができ
る。
損および雑音に対する保証に加えて、最小のアクセス時
間で、全電源電圧と温度範囲にわたって正しい動作を保
証するようなマージンを前もって決定することができ
る。
すなわち、第１図の装置によって、現在識別されるもの
より大きいしきい値ドロップに基づいて検査中のセルを
識別することを可能としているのである。
より大きいしきい値ドロップに基づいて検査中のセルを
識別することを可能としているのである。
第２図に示されるような、提案された装置の変化例もま
た、書込み後に得られるしきい値ドロップの測定を可能
とする。
た、書込み後に得られるしきい値ドロップの測定を可能
とする。
これは、基準セルCrを、エンハンスメント型トランジス
タT3とT4の状態に従って、回路ブロックG1からだけでな
く、分極電圧Vppを有する別の回路ブロックG2（分圧
器）からも制御可能にすることによって取得することが
できる。
タT3とT4の状態に従って、回路ブロックG1からだけでな
く、分極電圧Vppを有する別の回路ブロックG2（分圧
器）からも制御可能にすることによって取得することが
できる。
いずれのVcc（例えば5V）および変化するVppを有する書
込まれていないマトリックスセルを読出すことによっ
て、Vppmaxを、未使用から書込まれた状態へ、セルCrに
加えられる異常分極の効果だけセルが変化するようなも
のにすることができる。
込まれていないマトリックスセルを読出すことによっ
て、Vppmaxを、未使用から書込まれた状態へ、セルCrに
加えられる異常分極の効果だけセルが変化するようなも
のにすることができる。
この場合、式（６）は下記のようになる、 Kc（Vppmax′・Ｒ−Vtc）２＝A2Kc（Vcc−Vtc）２ （ここでＲは分圧器G2の分圧比） そこから Vppmax′・Ｒ＝Vtc＋Ａ（Vcc−Vtc） （10） 書込み後、Vccは以前の値に等しく、そしてVppは、セル
Cmが書込まれた状態と未使用（Vppmax″）との間で不確
定と判断されるように求められて、読出しが行われるこ
とができる。
Cmが書込まれた状態と未使用（Vppmax″）との間で不確
定と判断されるように求められて、読出しが行われるこ
とができる。
再び、式（６）として下記のようになり、 Kc（Vppmax″Ｒ−Vtc）２＝A2Kc（Vcc−Vtc−DVtc）２ そこから、 Vppmax″Ｒ＝Vtc＋Ａ（Vcc−Vtc）−ADVVtc （11） となる。
最後に、（10）から（11）に減算によって次式を得て、 DVtc＋R/A（Vppmax′−Vppmax″） これによってしきい値ドロップを計算することができ
る。
る。
256K EPROMメモリに対して、第３図で詳細に示されるよ
うに、本発明による装置を実現することができる。
うに、本発明による装置を実現することができる。
そこでは、トランジスタT11,T14,T16およびT18がマトリ
ックスビットラインBLmの分極および列選択回路を構成
し、そこに検査中のCmセルが含まれる。
ックスビットラインBLmの分極および列選択回路を構成
し、そこに検査中のCmセルが含まれる。
通常の読出し（従来の動作）によって、トランジスタT1
2,T13,T15,T17およびT19と、未使用のセルCvを含む基準
ビットラインBLrから成る基準回路はゲートされる。
2,T13,T15,T17およびT19と、未使用のセルCvを含む基準
ビットラインBLrから成る基準回路はゲートされる。
本発明に従って、高めのしきい値ドロップで動作する場
合、トランジスタT19はカットオフされ、従って、基準
ビットラインBLrは切断されるが、一方トランジスタT20
を介して基準セルCrは接続されていて、そのゲートは、
固定しきい値ドロップを保証することのできる回路T31
−T40に（但し、T31は０に近いしきい値を有するトラン
ジスタであり、他は空乏タイプである）、あるいはVppm
axを測定することによってしきい値ドロップを測定する
ことができるT41,T42回路に（T43,T44およびＤと組合っ
て）よってのいずれかに分極化される。
合、トランジスタT19はカットオフされ、従って、基準
ビットラインBLrは切断されるが、一方トランジスタT20
を介して基準セルCrは接続されていて、そのゲートは、
固定しきい値ドロップを保証することのできる回路T31
−T40に（但し、T31は０に近いしきい値を有するトラン
ジスタであり、他は空乏タイプである）、あるいはVppm
axを測定することによってしきい値ドロップを測定する
ことができるT41,T42回路に（T43,T44およびＤと組合っ
て）よってのいずれかに分極化される。
トランジスタT24−T29（但しT27は高しきい値トランジ
スタ）から成るフリップフロップFfは、それが一旦、所
望の定常状態に配置されると、回路を所望の動作条件に
保持し、かつ、オンされると、該回路を従来の読出しモ
ードに仕向ける。
スタ）から成るフリップフロップFfは、それが一旦、所
望の定常状態に配置されると、回路を所望の動作条件に
保持し、かつ、オンされると、該回路を従来の読出しモ
ードに仕向ける。
第１図は本発明による装置の第１実施例の概略図、第２
図は本発明による装置の第２実施例の第１図と同様な概
略図、および第３図は本発明による装置の第３実施例の
より詳細な線図である。 CP……比較器、M,R……回路分岐、Cm……検査中のセ
ル、Cv……未使用のセル、Cr……基準セル。
図は本発明による装置の第２実施例の第１図と同様な概
略図、および第３図は本発明による装置の第３実施例の
より詳細な線図である。 CP……比較器、M,R……回路分岐、Cm……検査中のセ
ル、Cv……未使用のセル、Cr……基準セル。
Claims (4)
- 【請求項１】検査中のセル（Cm）を含む回路分岐（Ｍ）
からの制御入力と、未使用のセル（Cv）を含む別の回路
分岐（Ｒ）からの制御入力の、２つの制御入力を有する
比較器（CP）を備える、書込みフェーズにおいて取得で
きるしきい値ドロップに基づきメモリセルを検証する装
置であって、前記別の回路分岐もまた、前記未使用のセ
ル（Cv）と並列に、調整可能な方法で制御される別の基
準セル（Cr）を有することを特徴とするメモリセル検証
装置。 - 【請求項２】前記別の基準セル（Cr）は、検査中のセル
（Cm）の制御電圧（Vcc）より低い値を有する分圧器
（G,G1）によって制御可能となっていることを特徴とす
る特許請求の範囲第１項記載のメモリセル検証装置。 - 【請求項３】前記別の基準セル（Cr）はなお、検査中の
セル（Cm）の書込みによって発生されるしきい値ドロッ
プを測定することのできる分圧器（G2）によって制御可
能となっていることを特徴とする特許請求の範囲第１項
記載のメモリセル検証装置。 - 【請求項４】前記基準セル（Cr）を制御するための前記
分圧器（G1,G2）の前者または後者を選択する手段（T3,
T4）を有することを特徴とする特許請求の範囲第２項ま
たは第３項記載のメモリセル検証装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20127/85A IT1221018B (it) | 1985-03-28 | 1985-03-28 | Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura |
| IT20127A/85 | 1985-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224200A JPS61224200A (ja) | 1986-10-04 |
| JPH0734320B2 true JPH0734320B2 (ja) | 1995-04-12 |
Family
ID=11164023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5964586A Expired - Fee Related JPH0734320B2 (ja) | 1985-03-28 | 1986-03-19 | メモリセル検証装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4802166A (ja) |
| JP (1) | JPH0734320B2 (ja) |
| DE (1) | DE3610071C2 (ja) |
| FR (1) | FR2579817B1 (ja) |
| GB (1) | GB2173367B (ja) |
| IT (1) | IT1221018B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229599A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US4903265A (en) * | 1987-11-12 | 1990-02-20 | Motorola, Inc. | Method and apparatus for post-packaging testing of one-time programmable memories |
| IT1221780B (it) * | 1988-01-29 | 1990-07-12 | Sgs Thomson Microelectronics | Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos |
| JPH0346197A (ja) * | 1989-07-13 | 1991-02-27 | Fujitsu Ltd | 半導体記憶装置 |
| GB8916019D0 (en) * | 1989-07-13 | 1989-08-31 | Hughes Microelectronics Ltd | A non-volatile ram bit cell |
| FR2665792B1 (fr) * | 1990-08-08 | 1993-06-11 | Sgs Thomson Microelectronics | Memoire integree pourvue de moyens de test ameliores. |
| US5142496A (en) * | 1991-06-03 | 1992-08-25 | Advanced Micro Devices, Inc. | Method for measuring VT 's less than zero without applying negative voltages |
| FR2694404B1 (fr) * | 1992-07-31 | 1994-09-09 | Sgs Thomson Microelectronics | Procédé de mesure des tensions de seuil des cellules d'une mémoire intégrée. |
| DE69631284D1 (de) * | 1996-03-29 | 2004-02-12 | St Microelectronics Srl | Programmier- und Lese-Verwaltungsarchitektur für Speicheranordnungen, insbesondere für Testzwecke |
| US6538922B1 (en) | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
| US7237074B2 (en) | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
| US7301807B2 (en) | 2003-10-23 | 2007-11-27 | Sandisk Corporation | Writable tracking cells |
| TWI258768B (en) * | 2004-03-10 | 2006-07-21 | Samsung Electronics Co Ltd | Sense amplifier and method for generating variable reference level |
| KR100634169B1 (ko) * | 2004-03-10 | 2006-10-16 | 삼성전자주식회사 | 가변형 기준레벨 발생 기능을 가진 센스 앰프 및 그 방법 |
| US20190311749A1 (en) * | 2018-04-09 | 2019-10-10 | Anaflash Inc. | Logic Compatible Embedded Flash Memory |
| US12154643B2 (en) | 2022-12-20 | 2024-11-26 | Nxp B.V. | Non-volatile memory system with secure detection of virgin memory cells |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4223394A (en) * | 1979-02-13 | 1980-09-16 | Intel Corporation | Sensing amplifier for floating gate memory devices |
| US4393475A (en) * | 1981-01-27 | 1983-07-12 | Texas Instruments Incorporated | Non-volatile semiconductor memory and the testing method for the same |
| JPS5891594A (ja) * | 1981-11-27 | 1983-05-31 | Fujitsu Ltd | ダイナミツク型半導体記憶装置 |
| US4460985A (en) * | 1982-02-19 | 1984-07-17 | International Business Machines Corporation | Sense amplifier for MOS static memory array |
| DE3267750D1 (en) * | 1982-03-24 | 1986-01-16 | Itt Ind Gmbh Deutsche | Integrated memory matrix with programmable non volatile cells |
| US4460982A (en) * | 1982-05-20 | 1984-07-17 | Intel Corporation | Intelligent electrically programmable and electrically erasable ROM |
| US4612630A (en) * | 1984-07-27 | 1986-09-16 | Harris Corporation | EEPROM margin testing design |
| US4670708A (en) * | 1984-07-30 | 1987-06-02 | Monolithic Memories, Inc. | Short detector for fusible link array using a pair of parallel connected reference fusible links |
-
1985
- 1985-03-28 IT IT20127/85A patent/IT1221018B/it active
-
1986
- 1986-02-28 US US06/835,059 patent/US4802166A/en not_active Expired - Lifetime
- 1986-03-05 GB GB8605387A patent/GB2173367B/en not_active Expired
- 1986-03-19 JP JP5964586A patent/JPH0734320B2/ja not_active Expired - Fee Related
- 1986-03-25 FR FR868604273A patent/FR2579817B1/fr not_active Expired - Fee Related
- 1986-03-25 DE DE3610071A patent/DE3610071C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| IT1221018B (it) | 1990-06-21 |
| IT8520127A0 (it) | 1985-03-28 |
| US4802166A (en) | 1989-01-31 |
| DE3610071A1 (de) | 1986-10-02 |
| GB2173367B (en) | 1989-06-21 |
| JPS61224200A (ja) | 1986-10-04 |
| DE3610071C2 (de) | 1995-05-18 |
| FR2579817A1 (fr) | 1986-10-03 |
| GB2173367A (en) | 1986-10-08 |
| FR2579817B1 (fr) | 1993-01-08 |
| GB8605387D0 (en) | 1986-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402380A (en) | Nonvolatile semiconductor memory device having a status register and test method for the same | |
| US6078518A (en) | Apparatus and method for reading state of multistate non-volatile memory cells | |
| US5912838A (en) | Apparatus for reading state of multistate non-volatile memory cells | |
| KR100377421B1 (ko) | 반도체 기억 장치 | |
| US7554861B2 (en) | Memory device with a ramp-like voltage biasing structure and reduced number of reference cells | |
| US7630266B2 (en) | Temperature compensation of memory signals using digital signals | |
| US7616028B2 (en) | Sense amplifier for low voltage high speed sensing | |
| US8315117B2 (en) | Integrated circuit memory having assisted access and method therefor | |
| US5889702A (en) | Read circuit for memory adapted to the measurement of leakage currents | |
| JPS61224200A (ja) | メモリセル検証装置 | |
| KR900004325B1 (ko) | 프로그램 가능한 판독전용 메모리용 센스증폭기 | |
| JP2008176830A (ja) | 半導体微少電流判定方法および手段、半導体メモリ | |
| US6462983B2 (en) | Integrated semiconductor-magnetic random access memory system | |
| JPH06176585A (ja) | 半導体記憶装置 | |
| EP1699055B1 (en) | A memory device with time-shifting based emulation of reference cells | |
| JPH04252499A (ja) | 不揮発性ｄｒａｍ記憶装置におけるｅｅｐｒｏｍ閾値電圧測定のための方法及び装置 | |
| JP3636991B2 (ja) | 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法 | |
| US5491662A (en) | Microcontroller memory cell current reading method | |
| JPH02187996A (ja) | 半導体記憶装置 | |
| JPH081755B2 (ja) | 置換アドレス判定回路 | |
| US6826097B2 (en) | Nonvolatile memory device including write protected region | |
| JPH023148A (ja) | 半導体記憶回路およびそのテスト方法 | |
| JP3476479B2 (ja) | 半導体記憶装置 | |
| JP4047003B2 (ja) | 半導体記憶装置 | |
| JPH0422000A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |